Устройство для сопряжения эвм

Устройство для сопряжения эвм

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для сопряжения двух ЭВМ в информационно-измерительных и автоматизированных системах управления. С целью повьппения пропускной способности устройства за счет организации режима двунаправленного прямого доступа в устройство, содержащее два селектора 1 и 2 адреса, два регистра 3 и 4 состояния, блок 6 приоритета , блок 5 прерывания, два элемента ИЛИ 24 и 29, организующие функции установления связи между ЭВМ, два ; регистра 14 и 15 приемника, два буферных регистра 16 и 17 передатчика,) введены для организации режима 1ЩД два регистра-счетчика 7 и 8 адреса, регистр-счетчик 9 массива, триггер 10 режима, триггер-фиксатор 18, два элемента И 22 и 23, четыре элемента ИЛИ 25-28, магистральные приемопередатчики 19-21, два триггера 11 и 12 J формирователя, блок 13 интерфейсных сигналов, одновибратор 30. 5 ил. (/) С й Од ю

.. СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„1462341 А1

Ш4 С 06 F 15/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ(СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (2 i) 4154476/24-24 (22) 01. 12.86 (46) 28.02. &9. Бюп. К 8 (72) В.Ф.Беззубов,,(53) 681.325(088.8) (56) Авторское свидетельство СССР

У 1019427, кл. G 06 F 13/14., 1982.

Авторское свидетельство СССР

У 962905, кл. G 06 F 13/14, 1980. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭВМ (57) Изобретение относится к вычислительной технике и может быть иснользовано для сопряжения двух ЭВМ в информационно-измерительных и автоматизированных системах управления.

С целью повышения пропускной способЮ ности устройства за счет органиэации режима двунаправленного прямого доступа в устройство, содержащее два селектора 1 и 2 адреса, два регистра 3 и 4 состояния, блок 6 приоритета, блок 5 прерывания, два элемента

ИЛИ 24 и 29, организующие функции установления связи между ЭВИ, два регистра 14 и 15 приемника, два буферных регистра 16 и 17 передатчика,! введены для организации режима 1ЩД два регистра-счетчика 7 и 8 адреса, регистр-счетчик 9 массива, триггер

10 режима, триггер-фиксатор 18, два элемента И 22 и 23, четыре элемента

ИЛИ 25-28, магистральные приемопередатчики 19-21, два триггера 11 и 12, формирователя, блок 13 интерфейсных сигналов, одновибратор 30. S ил.

1462341

Изобретение относится к вычислительной технике и может быть использовано для сопряжения двух электронных вычислительных машин в информационно-измерительных и автоматизи5 рованных системах управления.

Цель изобретения - повышение пропускной способности устройства эа счет организации режима двунаправлен-10 ного прямого доступа.

На фиг. 1 представлена блок-схема . предлагаемого устройства; на фиг.2—, функциональная схема блока прерывания ° на фиг ° 3 — функциональная с хе ,,:ма блока приоритета; на фиг. 4— .:: функциональная схема блока интерфейс: ных сигналов; на фиг. 5 — пример сис темы, исполвзукнцей предлагаемое уст ройство.

Устройство содержит два селектора

1 и 2 адреса, два регистра 3 и 4 сос-,, тояния, блок 5 прерывания, блок бпри оритета, два регистра-счетчика 7 и 8 адреса, регистр-счетчик 9 массива, 25 триггер 10 режима, триггер 11 требования прямого доступа, триггер 12 подтверждения выбора, блок 13 интерI . фейсных сигналов, два регистра 14 и 15 приемника, два регистра 16 и 30

17 передатчика, триггер фиксатор 18, три магистральных приемопередатчика

19-21, два элемента И 22 и 23, шесть . элементов ИЛИ 24-29, одновибратор

30. Блок 5 прерывания (фиг ° 2) содер-35 жит два элемента ИЛИ 31 и 32, элемент И 33, таймер 34, триггер-формирователь 35 сигнала ТПР— требова-. ние прерывания, мультиплексор 36, регистр 37 адреса вектора прерыва- 40 ния, триггер-формирователь 38 канального сигнала "Ответ" (СИП), мультиплексор 39.

Блок 6 приоритета (фиг. 3) содер- 45 жит два элемента 40 и 41 И, два триггера 42 и 43. Блок 13 (фиг. 4) формирователь интерфейсных сигналов содержит группу элементов 44 И, два элемента 45 и46 ИЛИ, триггер 47 управления, генератор 48, элементы 49 и 50 И, сдвиговые регистры 51 и 52, мультиплексоры 53 и 54, магистральные приемопередатчики 55 и 56, коммутатор 57. На фиг . 5 обозначены первая ЭВМ 58, вторая ЭВМ 59, устройство 60 для сопряжения, каналы 61 и, 62, входы и выходы-63-79. Кроме то . го, устройство содержит цепи 80-85.

Устройство работает следующим образом.

В соответствии с программой одна из 3ВМ определяет момент времени, когда необходимо передать информацию.

Передача информации между ЭВМ осуществляется в два этапа: организация режима передачи информации и непосредственные передачи информационного массива, Так как устройство симметрично по отношению к обоим ЭВМ, то рассмотрим передачу информационного массива от ЭВМ-58 к ЭВМ-59.

Работа начинается с опроса регистра 3 устройства для определения готовности устройства к работе. ЭВМ, инициализирующая обмен, выставляет в канал адрес. При совпадении кода адреса с кодом, прошитым в селекторе 1, селектор 1 формирует сигнал, по которому блок 6 записывает в регистр

4 информацию о занятости устройства по цепи 73 и разрешает регистру 3 выдачу в канал своего содержимого, которое в цикле приема данных,по ответному сигналу селектора адреса,. принимается первой ЭВМ. При последующем обращении к устройству второй

3ВМ по своему каналу, ЭВМ аналогичным образом читает содержимое регистра 4, в котором хранится информация о занятости устройства, сформированная триггером 42 по сигналу селектора

1, поступающему на вход триггера 42 ,через элемент И 40, по цепи 70, на второй вход которого приходит разрешающий потенциал с триггера 43.При переключении триггера 42, на элемент И 4 1 поступает запрещающий потенциал и сигнал от селектора 2 по цепи 71 на триггер 43 воздействовать не будет.

Таким образом, устройство оказывается занятым со стороны канала первой ЭВМ. Дальнейшим обращением к устройству ЭВМ записывает информацию о начальных адресах ОЗУ-источника и

ОЗУ-приемника в регистры-счетчики

7 и 8, которые программно доступны как по чтению, так и по записи, сигнал разрешения записи поступает от селектора 1 через элементы ИЛИ 25 и

27. Кроме того, от селектора 1 поступает сигнал, открывающий магистральные приемопередатчики 19 и 20 для передачи информации из канала ЭВМ в устройство. Аналогичным образом записывается информация о величине пе1462341

15

20 ет сигнал с выхода триггера 11. Сфор- 25 поступающим на вход коммутатора в первом цикле, открываются магистральные 45

55 редаваемого массива информации в регистр-счетчик 9 и о режиме в триггер

10, которые программно доступны только по записи. Сигнал, разрешающий запись в регистр-счетчик 9, поступает от селектора 1 через элемент ИЛИ 26 на регистр-счетчик 9. Сигнал, разрешающий запись в триггер 10, поступает от селектора 1 через элемент ИЛИ

28 на триггер 10, кроме того этот же сигнал запускает одновибратор 30, который формирует стробирующий сигнал для триггера 11. Сформированный сигнал ТПД поступает одновременно в каналы 6 1 и 62 обеих ЭВМ. По сигналу ТПД обе ЭВМ фррмируют канальные сигналы ППД-предоставление прямого доступа, которые поступают из каналов 61 и 62 в устройство 60 на входы элемента И 22, с выкода этого элемента сигнал ППД поступает на тактовый вход триггера 12. На информационный вход триггера 1?, поступамированный сигнал ПВ поступает одновременно в каналы 61 и 62 обеих ЭВМ и блокирует их процессоры, а также поступает, как запускающий сигнал, на вход блока 13. Сигнал ПВ в блоке 13 поступает на коммутатор 57 по цепи

67, а также на элемент ИЛИ 45, выход которого соединен с запускающим входом генератора 48. Тактовые импульсы через элементы И 49 и 50 поступают на сдвиговые регистры 51 и 52, которые формируют интерфейсные сигналы циклов "Ввод" (прием) и "Вывод" (передача) .Эти сигналы через мультиплексоры 53 и 54 и магистральные приемопередатчики 55 и 56 передаются в каналы 61 и 62 соответственно. Причем по сигналам ПВ и триггера 10 цепи 68, приемопередатчики, соответствующие каналу, в котором производится прием информации из ОЗУ-источника в регистр приемник устройства .60. После приема первого информационного слова по канальному сигналу "Ответ" любого канала цепи 64 и 65, поступающему на коммутатор 57 через элемент

ИЛИ 46, открываются приемопередатчики, соответствующие данному каналу, в котором производится передача ин-., формации из буферного регистра с передатчика в ОЗУ-приемник, кроме того по сигналу блока 13 цепи 63, после

40 окончания каждого цикла приемопередачп производится перепись информации из регистра приемника в буферный регистр передатчик, после чего устройство готово к формированию следующего цикла приемопередачи. Этим заканчивается первый этап органиэации режима передачи.

Далее начинается передача информационного массива из ОЗУ-источника в

ОЗУ-приемник, причем в каждом цикле производится одновременный прием информационного слова из ОЗУ-источника в регистр приемник устройства 60 и передача информационного слова из буферного регистра передатчика уст-ройства 60 в ОЗУ-приемник.

Синхронизация циклов приема-передачи информационных слов осуществляется сигналом с выхода элемента ИЛИ

45, на вход которого поступает сигнал с выхода элемента И 44. На вход элемента И 44 поступают канальные сигналы "Ответ" обоих каналов цепи

64 и 65. С выхода элемента И 44 сигнал поступает по цепи 63 на тактовые входы регистров-счетчиков 7 и 8 для формирования следующего значения адреса, а также на тактовый вход регистра-счетчика 9 для формирования сигнала окончания передачи массива, который поступает на коммутатор 57 по цепи 66. По этому сигналу блок

13 формирует последний цикл обмена, в котором в ОЗУ-приемник передается последнее принятое информационное слово. После окончания последнего цикла на элемент И 23 поступает сигнал из блока 13 а также сигнал с выхода регистра-счетчика 9. С выхода элемента И ?3 этот сигнал через элемент ИЛИ 24 воспринимается устройством, как сигнал начальной установки. Триггер 12 устанавливается в исходное состояние, снимается каналь- ный сигнал ПВ, и обе ЭВМ продолжают дальнейшее выполнение программы.

Блок 5 служит для организации режима прерывания программы в случае сбоя в режиме передачи информации по "ответу" канала. Блок 5 работает следующим образом.

По сигналу от блока 13 цепи 63, поступающему на элемент И 33, запускается таймер 34. На второй вход элемента И 33 поступает сигнал по цепи 78 с выхода элемента ИЛИ 29 (разрешение прерывания) . Входы эле

1462341 стров передатчиков соответственно, информационные выходы которых являются вторым и первым информационными входами-выходами устройства и соединены с входами второго и первого регистров приемников соответственно, адресные входы первого и второго селекторов адреса являются первым и вторым адресными входами устройства соответственно, информационные выходы первого и второго регистров состояния соединены с первым и вторым информационными выходами устройства, а информационные входы соединены соответственно с разрядами первого и второго выходов разрешения прерывания блока приоритета и с входами первого элемента ИЛИ; выход которого соединен с входом разрешения прерывания блока прерывания, первый и второй информационные входы блока приоритета соединены с первыми выходами первого и второго селекторов адреса и с управляющими входами записи первого и второго регистров состояния соответственно, первый и второй входы "Ответ" блока прерывания соединены с одноименными входами устройства, первый и второй управляющие входы-выходы блока; прерывания образуют одноименные входы-выходы устройства, первый и второй входы начальной установки которого соединены с соответствующими входами второго элемента ИЛИ, третий вход которого соединен с выходом блока прерывания, выход второго элемента ИЛИ соединен с входом начальной установки блока приоритета, о т л и— чающее с я тем, что, с целью уменьшения затрат машинного времени на передачу информации за счет организации режима двунаправленного пря-. мого доступа, в него введены два регистра-счетчика адреса, регистр-счетчик массива, триггер режима, триггерфиксатор, два элемента И, с третьего по шестой элементы ИЛИ, три магистральных приемопередатчика, триггер требования прямого доступа, триггер подтверждения выбора, блок интерфейсных сигналов, одновибратор, причем первый и второй управляющие выходы блока интерфейсных сигналов являются соответственно первым и вторым управляющими выходами устройства, а первый и второй входы соединены соответственно с первым и вторым входами

"Ответ" устройства, третий вход бло35

Формула изобретения

Устройство для сопряжения ЭВМ,, содержащее два селектора адреса, два регистра состояния, блок приоритета, блок прерывания, два элемента ИЛИ, два регистра приемника, два регистра передатчика, причем информационные выходы первого и второго регистров приемников соединейы с информационными входами второго и первого регимента ИЛИ 29 соединены соответственно с выходами блока 6 по цепям 73 и

74 На входы элемента И 31 блока 5 поступают канальные сигналы "Ответ" (CHn) обоих каналов,по цепям 75 и 76.

Сигнал с выхода элемента И 31 устанавливает таймер 34 в исходное сос:тояние. В случае отсутствия сигнала

"Ответ" (СИП) одного из каналов, 10 сигнал с выхода таймера 34 через заданный интервал времени после запуска поступает на вход триггера-формирователя 35 сигнала требование прерывания ТПР, который через мультиплек- I5 сор 36 поступает в канал 3ВМ, инициализирующий обмен (цепи 82 и 83). Кроме того, с выхода таймера 34 сигнал по цепи 77,поступает на вход элемента ИЛИ 24 и возвращает устройство из 20 режима обмена в исходное состояние.

Раэблокированный процессор принимает сигнал ТПР и формирует сигнал предоставление прерывания ППР и цикл

"Ввод". Блок 5 принимает сигнал

ППР по цепям 80 и 81 на входы элемента ИЛИ 32, снимает сигнал ТПР, ус танавливая триггер 35 в исходное состояние, выставляет в канал адрес вектора прерывания (цепи 61 и 62) из ре- 30 гистра 37 и сигнал "Ответ", сформированный триггером 38. Кроме того, сигнал ППР устанавливает таймер 34 в исходное состояние °

Сигнал "Ответ" поступает в канал

ЭВМ через мультиплексор 39 по цепям

84 и 85. Управления мультиплексорами

36 и 39, а также регистрами 37 осуществляется от триггера 10 по цепи 79. . Процессор ЭВМ, инициализирующий обмен,40 принимает адрес вектора прерывания, снимает сигнал ППР и переходит на подпрограмму обслуживания, в которой, читая содержимое регистров-счетчиков

7 и 8, определяет адрес ячейки памя- 45 ти, при обращении к которой произошел сбой.

1462341,ка интерфейсных сигналов соединен с выходом триггера подтверждения выбора, четвертый вход соединен с выходом регистра счетчика массива, пятый вход соединен с выходом триггера режима, шестой вход соединен с входом установки триггера подтверждения выбора, входом установки триггера режима и с выходом второго элемента ИЛИ, 10 четвертый вход которого соединен с выходом первого элемента И, первый вход которого соединен с тактовым выходом блока интерфейсных сигналов, второй вход соединен с выходом переполнения регистра-счетчика массива, тактовый выход блока интерфейсных сигналов соединен с входами управления записью первого и второго регистров передатчиков, входы управления режи- 20 мом первых и вторых регистров передатчиков и регистров приемников соединены соответственно с выходами триггера режима, тактовый вход триг- гера требования прямого доступа соединен с выходом одновибратора, вход кОторого соединен с выходом третьего элемента ИЛИ и с входом установки триггера режима, вход установки триггера требования прямого доступа соединен с выходом триггера подтверждения выбора и являются первым и вторым выходами подтверждения выбора устройства,.выход триггера требования прямого доступа соединен с пер- 35 вым и вторым выходами требования прямого доступа устройства,.тактовый вход триггера подтверждения выбора соединен с выходом второго элемента И, первый и второй входы которого 40 являются соответственно первым и вторым выходами предоставления прямого доступа устройства, информационные входы-выходы первого регистра счетчика адреса и регистра-счетчика масси- 45 ва соединены с первыми информационными входами-выходами первого и вто-, рого магистральныхприемопередатчиков, информационные входы-выходы второго регистра-счетчика адреса соединены с вторым информационным входом-выходом второго магистрального приемопередатчика и с первым информационным входом-выходом третьего магистрального приемопередатчика, второй информационный вход-выход которого соединен с одноименным входом-выходом устройства, второй информационный вход-выход первого магистрального приемопередатчика соединен с первым информационным входом-выходом устройства, пер" вые входы управления режимом первого и второго регистров-счетчиков адреса соединены с выходом триггера фиксатора и с первыми управляющими входами магистральных приемопередатчиков,. вход установки в "0" триггера-фиксатора соединен с выходом триггера режима, вход установки в "1" — с вторыми выходами селекторов адреса, тактовые входы первого и второго регистров-счетчиков адреса и регистра счетчика массива соединены с тактовым выходом блока интерфейсных сигналов, стробирующие входы регистров- . счетчиков адреса и массива соединены с выходами с четвертого по шестой соответственно элементов ИЛИ, первые входы которых соединены с соответствующими выходами с третьего по пятый первого селектора адреса, а вторые входы — с соответствующими выходами второго селектора адреса, шестой выход первого селектора адреса соединен с вторыми управлякщими входами первого и второго магистральных приемопередатчиков, шестой выход второго селектора адреса соединен с третьим и вторым управляющими входами второго и третьего магистральных приемопередатчиков соответственно, седьмые выходы первого и второго селекторов адреса являются первым и вторым ответными выходами устройства.

1462341

08. 3

1462341

Составитель Ю.Грецкий

Редактор Т.Парфенова Техред Л.Олийнык Корректор Л.Пилипенко

Заказ 715/49 Тиран 667 Подписное

ВНИИПИ Государственного комитета но изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Рауиская наб., д. 4/5

Ю

Производственно-издательский комбинат "Патент", г. Уигород, ул. Гагарина, 101