Приемник цифрового линейного сигнала

Приемник цифрового линейного сигнала

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электросвязи . Цепь изобретения - повьшение помехоустойчивости. Приемник содержит усилитель 1 с автоматической регулировкой усиления (АРУ), корректор 2 сигнала, селектор 3 уровня, амплитудный дискриминатор 4, решающий блок 5, пороговый формирователь 6, сумматор 7 rib модулю два, формирователь 8 коротких импульсов, триггер 9, линию задержки 10, фильтр 11 нижних частот и интегратор 12. Входной сигнал через усилитель 1, обеспечивающий подавление высокочастотной помехи, поступает на корректор 2. При изменении уровня сигнала на выходе корректора 2 сумматор 7 формирует сигнал, отличающийся от эталонного меандра. При этом на выходе интегратора 12 появляется сигнал с постоянной составляющей, которая вьщеляется фильтром 11 и передается на вход АРУ усилителя 1 в качест.ве сигнала управляющего воздействия . Сигнал управления АРУ изменяет коэф. усиления усилителя 1 в сторону уменьшения.сигнала ошибки. Т.обр. приемник позволяет повысить помехоустойчивость приема цифровой информации при различного рода флуктуационных изменениях параметров канала связи. 2 ил. е W

СОЮЗ СОВЕТСНИХ СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

<»>SU, А1

Ш4 Н 04 L 27/14

BCEGOISHAR

П4ТЕНТЕ". ТЕХ 4ЧЕСКИ

БИБЛИО ХЕКА

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4037285/24-09 (22) 18.03.86 (46) 28.02.89. Бюл. N 8 . (71) Специальное конструкторско-технологическое бюро с опытным производством при Белорусском государственном университете им. В.И. Ленина (72) H.Ï.Ïoïêîâ и В.Л.Кириллов (53) 621.376.5(088.8) (56) Авторское свидетельство СССР

У 1305889, кл. Н 04 L 27/14, 1985. (54) ПРИЕМНИК ЦИФРОВОГО ЛИНЕЙНОГО

СИГНАЛА (57) Изобретение относится к электросвязи. Цель изобретения - повышение помехоустойчивости. Приемник содержит .усилитель 1 с автоматической регулировкой усиления (АРУ), корректор 2 .сигнала, селектор 3 уровня, амплитудный дискриминатор 4, решающий блок 5, пороговый формирователь 6, сумматор 7

rfb модулю два, формирователь 8 коротких импульсов, триггер 9, линию задержки 10, фильтр 11 нижних частот и интегратор 12. Входной сигнал через усилитель 1, обеспечивающий подавление высокочастотной помехи, поступает на корректор 2. При изменении уровня сигнала на выходе корректора 2 сумматор 7 формирует сигнал, отличающийся от эталонного "меандра". При этом на выходе интегратора 12 появляется сигнал с постоянной составляющей,. которая выделяется фильтром 11 и передается на вход АРУ усилителя 1 в качестве сигнала управляющего воздействия. Сигнал управления АРУ изменяет коэф. усиления усилителя 1 в сторону уменьшения. сигнала ошибки.

Т.обр. приемник позволяет повысить помехоустойчивость приема цифровой информации при различного рода флуктуационных изменениях параметров канала связи. 2 ил.

1462509

Изобретение относите» к электросвязи и может быть использовано в системах передачи данных.

Цель изобретения - повышение по-, 5 мехоустойчивости.

На фиг. 1 приведена структурная электрическая схема предлагаемого приемника; на фиг. 2 — временная диаграмма работы, приемника. 10

Приемник цифрового линейного сиг нала содержит усилитель 1 с автоматической регулировкой усиления (АРУ) (Э ! корректор 2 сигнала, селектор 3 уровня, амплитудный дискриминатор 4, ре- 15

,шающий блок 5, пороговый формирова:.тель 6, сумматор 7 по модулю 2, формирователь 8 коротких импульсов, триггер 9, элемент 10 задержки, фильтр 11 нижних частот (ФНЧ) и ин- 20 ,тегратор 12. При этом корректор сиг нала содержит дифференциатор 13, фазовый фильтр 14 и сумматор 15.

Приемник работает следующим образом. 25

Усилитель 1 согласующий, согласо-. ванный с конкретной линией, компенсирует пот ери энергии в ликии. Коэффициент усиления его линеен в полосе информационных частот и имеет резкий 30 спад в полосе задержания, обеспечивающий подавление высокочастотной помехи. Далее сигнал поступает на вход корректора 2, в котором этот же вход подключен к входу дифферен:циатора 13. Последний обеспечивает .линейную фильтрацию сигнала, т.е. повьппает уровень информационного сигнала на тактовой частоте по отношению к низкочастотной помехе. 40

Сигнал с выхода дифференциатора

1Р поступает на вход фазового фильтра 14, подстраивая пассивные параметры (RC) схемы; формируют фазовую характеристику фазового фильтра 14 такой, что на выходе сумматора 15 получают сигнал (фиг. 2б) с устойчивой нулевой линией и с фиксированными параметрами огибающей первых гармоник для соответствующих кодовых символов. Для этого на второй вход в противофазе поступает сигнал с вы хода дифференциатора 13, а третий вход сумматора 15 подключен сигнал с выхода усилителя 1.

Скорректированный сигнал с выхо- . да корректора 2 поступает на вход селектора 3 уровня, в котором осуществляется селекция сигнала полутактоЪ вои частоты (сигнал единичных кодовых символов) от сигналов на более высоких частотах (нулевых кодовых символов (фиг. 2г), а амплитудный дискриминатор 4 формирует импульсы превышения установленного в нем порогового уровня (фиг. 2д), которые поступают на вход решающего блока 5.

Сигнал с выхода корректора 2 поступает также на вход порогового формирователя 6, который содержит схему усиления с амплитудным ограничением и схему нуль-компаратора. Сигнал с выхода порогового формирователя б (фиг. 2в) подключен к первому входу сумматора 7 по модулю 2 и к второму входу триггера 9, на первый вход которого подключен сигнал с выхода элемента 10 задержки (фиг . 2е) .

Элемент 10 задержки задерживает передний фронт импульса на эталонную длительность (t ) таким образом, чтобы триггер 9 переключался в момент (фиг. 2ж) экстремума сигнала, соответствующего единичному кодовому символу. Тогда на выходе сумматора 7 по модулю 2 формируется импульсный сигнал "Иеандр" (фиг. 2з).

Формирователь 8 импульсов по заднему фронту импульсов вырабатывает короткие импульсы (фиг. 2к), которые поступают на тактовый вход решающего ° блока 5, на выходе которого фиксируются кодовые символы "1" или "0" (фиг. 2л), Сигнал с выхода сумматора 7 по модулю 2 поступает также на вход интегратора 12 и далее через

ФНЧ на вход АРУ усилителя 1.

Сигнал, поступающий на вход АРУ усилителя 1, формируется следующим образом.

При неизменном уровне сигнала на выходе корректора 2 сигнала и на выходе сумматора 7 по модулю два формируется сигнал (фиг. 2з, сплошная линия) типа "Иеандр", в котором отсутствует постоянная составляющая .

На выходе интегратора 12 формируется сигнал (фиг. 2и, сплошная линия) без постоянной составляющей, который поступает на вход ФНЧ 11, на выходе которого в данном случае сигнал управляющего воздействия на входе АРУ отсутствует.

При изменении уровня сигнала на выходе корректора 2 сигнала на выходе сумматора 7 по модулю 2 формируется сигнал (фиг. 2з, пунктирная линия), Формула и з о бр ет ения

Приемник цифровоголинейного сигнала,содержащий корректор,выходкоторого соединен с входом селектора уровня и с входом порогового формирователя, д.к йи.?

Составитель О. Геллер

Редактор И. Касарда Техред М. Ходанич

Корректор А. Обручар

Заказ 738/57

Тираж 627

Подписное

ВНИИПИ Государственного коьжтета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãîðoä, ул. Гагарина,101

f46 отличающийся от эталонного "Меандра" .

При этом на выходе интегратора 12 появляется сигнал (фиг. 2и, пунктирная линия) .с постоянной составляющей, которая выделяется ФНЧ 11 и передается на вход АРУ усилителя 1 в качестве сигнала управляющего воздействия.

Сигнал управления АРУ изменяет коэффициент усиления усилителя 1 в сторону уменьшения сигнала ошибки (управляющего воздействия для АРУ).

Таким образом, предлагаемый приемник цифрового линейного сигнала позволяет повысить помехоустойчивость приема цифровой информации при различного рода флуктуационных изменениях параметров канала связи.

2509 выход которого соединен с первым входом сумматора по модулю два и с первым входом триггера, выход .которого .5 соединен с вторым входом сумматора по модулю два, выход которого через формирователь коротких импульсов соединен с первым входом решающего блока, второй вход которого подключен к выходу амплитудного дискриминатора, вход которого подключен к выходу селектора уровня, о т л и ч аю шийся тем, что, с целью повышения помехоустойчивости, введены линия задержки, интегратор, фильтр нижних частот и усилитель с автоматической регулировкой усиления, вход автоматической регулировки усиления которого подключен к выходу фильтра нижних частот, вход которого .подключен к выходу интегратора, вход которого подключен к выходу сумматора по модулю два, при этом выход амплитудного дискриминатора через линию за2б держки соединен с вторым входом триггера.