Устройство для измерения частоты

Устройство для измерения частоты

Иллюстрации

Показать все

Реферат

 

Изобретение относится к измерительной технике. Цель изобретения - повышение быстродействия. Для достижения цели в устройство для измерения частоты введены регистры 3, 5, схема сравнения кодов 4, формирователь 7 и блок вычитания частот 8. Устройство ДЛЯ измерения частоты содержит также опорный генератор 1, измерите,пь периода 2 и двоичный умножIiтeль 6. Приведены конкретные примеры реализации измерителя периода 2 и блока вычитания частот 8. Устройство ДЛЯ измерения частоты может быть использовано в информационно-измерительных приборах. 2 ил. (Л с

СОЮЗ СОВЕТСНИХ

ООциАлистичесних

РЕСПУБЛИН ц11 1 С 01 К 23/10

ОПИСАНИЕ ИЗОбРЕТЕНИЯ

К.ABTOPCHGMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ пО изОБРетениям и ОТИРытиям пРи жнт сссР (2 1) 4201037/24-21 (22) 27 ° 02.87 (46) 15.03.89. Бюл. Н 10 (71) Пензенский политехнический институт (72) В,Н. Лебедев, В.Н. Попов и Н.А. Сипягин (53) 681.3(088.8) (56) Шмендин В.М. Цифровые измерительные преобразователи и приборы. — М.:

Высшая школа, 1973, с. 159.

Шмендин В.М. Цифровые электроизмерительные приборы. — Энергия, 1972, с. 118.

„.SU,» 4 5803 А1 (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ЧАСТОТЫ (57) Изобретение относится к измерительной технике. Цель изобретения— повышение быстродействия. Для достижения цели в устройство для измерения частоты введены регистры 3, 5, схема сравнения кодов 4, формирователь 7 и блок вычитания частот 8.

Устройство для измерения частоты содержит также опорный генератор 1, измеритель периода 2 и двоичный умно-. житель 6. Приведены конкретные примеры реализации измерителя периода 2 и блока вычитания частот 8. Устройство для измерения частоты может быть использовано в информационно-измери- ф тельных приборах. 2 ил.

1465803

Изобретение относится к технике цифрового измерения частоты.

Цель изобретения — повышение быстродействия.

На фиг. 1 представлена функциональная схема устройства; на фиг.2 временные диаграммы, поясняющие его работу.

Устройство содержит генератор 1 опорной частоты, измеритель 2 периода, первый регистр 3, схему 4 сравнения кодов, второй регистр 5, двоичный умножитель 6, формирователь 7 и блок 8 вычитания частот. 15

Измеритель периода 2 включает в себя первый 9 и второй 10 D-триггеры, первый 11 и второй 12 элементы И, третий D-триггер 13 н счетчик 14.

Блок 8 вычитания частот содержит 20 первый, 15 и второй 16 D-триггеры и элемент И 17.

Выход генератора 1 опорной частоты соединен с первым входом измерителя 2 периода, второй вход которого 25 является входом устройства, информационные выходы измерителя 2 периода подключены к информационным входам регистра 3, вход синхронизации которого соединен с управляющим выходом измерителя 2 периода и первой группой входов схемы 4 сравнения кодов, вторая группа входов которой соеди нена с объединенная информационными входами регистра 5 и выходами регистра 3, вход синхронизации регистра 5 подключен к выходу схемы 4 сравнения кодов, а информационные выходы регистра 5 соединены с управляющими входаMH двоичного HoEHTpJIst б, выход Ко торого подключен к первому входу бло" ка 8 вычитания частот, выход которого соединен со счетным входом двоичного умножителя 6, установочный вход которого соединен с вторым выходом формирователя 7, первый вход которого подключен к второму входу блока 8 вычитания частот, третий вход которого соединен с объединенными выходом генератора 1 и входом формирователя 7, третий выход которого является синхро низирующим выходам устройства. Вторым входом измерителя 2 периода является вход синхронизации D-триггера 9, выход каторorо соединен с информационным входом Э-триггера 10, прямой выход которого соединен с первым входом элемента И 11 и информационным входом D-триггера 13, а инверсный выход — с первым входом элемента И 12 и установочным входом

D-триггера 9, объединенные входы синхронизации D-триггеров 10 и 13 соединены с объединенными вторыми входами элементов И 11 и 12 и являются первым входом измерителя 2 периода. Выход D-триггера 13 соединен с установочным входом счетчика 14, счетный вход которого соединен с выходом элемента И 12, выход элемента

И 11 является управляющим выходом измерителя 2 периода, информационным выходом которого являются выходы счетчика 14. Первым входом блока 8 вычитания частот является вход синхронизации D-триггера 15, вторым— первый вход элемента И 17, а третьим — объединенные вход синхронизации

D-триггера 16 и- второй вход элемента И 17, выход которого является выходом блока 8 вычитания частот, инверсный выход D-триггера 16 соединен с установочным входом D-триггера 15, прямой выход которого соединен с информационным входом D-триггера 16, а инверсный — с третьим входом эле- мента И 17.

Устройство работает следующим образом.

Измеряемая частота f поступает на вход измерителя 2 периода. По перепаду входного сигнала (фиг. 2) триггер 9 переключается и на информационный вход триггера 10 поступает единичный потенциал. Затем первый импульс с генератора 1 устанавливает триггер 10 также в единичное соLoToííHB при этом элемент И 12 закрыается, триггер 9 возвращается в исодное состояние, элемент И 11 открывается., Очередной импульс с генератора 1 (второй относительно момента переключения триггера 9} выделяется на элементе И 11 и переключает триггер 13 в единичное, а триггер 10— в нулевое состояние. Третий импульс из последовательности с генератора 1 ,устанавливает триггер 13 в нулевое состояние. Таким образом, один из импульсов генератора t не приходит через элемент И 12, а выделяется на выходе элемента И 11. Длительность импульсов сброса счетчика 14 равна периоду сигнала генератора 1, поэтому соответствующий импульс, поступающий на его счетный вход, не вызывает изменения кода в счетчике 14. Сле803 т х (где Т„

30 и

"0 вх в.ч » вы» * ч (4) 3 1465 довательно, по сигналу установки на входе R в счетчик 14 необходимо записать код равный 2.

Триггеры 9 и 10 обеспечивают син5 хронизацию входного сигнала f относительно импульсов генератора f, в результате кодируемый период сигнала кратен периоду сигнала генератора 1. Это обеспечивает синхронизацию работы и уменьшение погрешности устройства °

Период синхронизированного входного сигнала f» кодируется в измерйI теле 2 периода. 15

Коэффицие нт деле ния счетчика 14 выбирается из условия

fî 1f» макс 2 у . (1) где f„ „ „,- максимальное значение вход-хО ной частоты; и — целое положительное число; коэффициент деления счетчика 14. 25

При условии (1) код периода определяется соотношением: ( — — 2 (2) (0 период синхронизированного входного сигнала; период сигнала генератора.

По окончании периода Т„ код из

I измерителя 2 периода переписываеуся З5 в регистр 3. Выходы счетчика 14 и регистра 3 подключены к первой группе входов блока 4 сравнения кодов, при этом сравнивается, например, обратный код счетчика 14 и прямой код.регистра 3. При равенстве кодов блок 4 сравнения кодов вырабатывает сигналу

-по которому код из регистра 3 переносится в регистр 5. Выходы регистра 5 подключены к управлякпцим входам дво- 45 ичного умножителя 6, счетный вход которого соединен с выходом блока 8 вычитания частот. При коэффициенте деления равном 2 частота на выходе двоичного умножителя. 55

Частота на выходе блока .8 вычита ния частот ВХ 4. Ч 0 50(» (((° М °

Последовательность импульсов на выходе двоичного умножителя 6 сформирована из импульсов генератора 1 и при поступлении очередного импульса на синхроновод триггера 15 последний переключается и закрывает элемент

И 17. Очередной импульс генератора устанавливает триггер 16 в единичное состояние, сигналом с инверсного выхода которого возвращается в исходное состояние триггер 15. Затем следующим импульсом с генератора переключается в исходное состояние триггер 16.

Если в выражение (4) подставить значение Г вы, и „ из (3) и учесть, что Т „ = (N т-„ + 2")с,, то f

f 2". Значение кода частоты в счет чике двоичного умножителя 6 N< = (1

»

= Т, f „2 (где Т, — время кодирования, формируемое на первом выходе формирователя 7) . По окончании измерительного интервала Тв сигналом с третьего выхода формирователя 7 код из счетчика двоичногп(умножителя 6 переписывается на регистрацию и импульсом с второго выхода формирователя 7 сбрасывается в исходное состояние. При использовании предлагаемого устройства в многоканальных информационно-измерительных системах, когда необходимо получить отсчеты в одни и те же моменты времени, используется общий на требуемое число каналов формирователь 7. Тем самым обеспечивается синхронность выдачи результатов по всем каналам.

Введение в устройство схемы 4 сравнения кодов и регистра 5 позволяет ставить в.соответствие каждому (и периоду сигнала fII точно 2 импульсов (т.е. точно выполнить соотношение f „д „= f х 2" для среднего зна. чения частоты). Действительно момент

t ; переписи кода Ит„ из регистра 3 в регистр 5 относительно начала соответствующего периода синхронизированного сигнала f » можно опредеI лить из соотношения; (2 + 1т х,+ т»()" 0у (6) где Гт .— o6paTH êîä значен и Г

У. i у

Значение суммы N-т„;+ N т;„,= 2 т.е. равно постоянной величине. Это значит, что код очередного периода сигнала f „ хранится в регистре 5 строго в течение времени, равного значению этого периода, и из 2 + Я;р у

1465803 импульсов генератора 1 2" проходят на счетный вход двоичйого умножителя б, а N „, импульсов исключаются блоком 8 вычитания частот.

Предложенное устройство rio сравнению с прототипом обеспечивает большее быстродействие. Например, при

Т, = 0,75Т„„, (Т „„,— максимальное значение периода входного сигнала), lip а 2 " = 8 и при изменении частоты сигнала от максимального значения до минимального за время Т,, равное четырем периодам входного сигнала, в устройстве формируется четыре от- l5 счета по частоте, а в прототипе два °

Формула изобретения

1. Устройство для измерения часто- 20 ты, содержащее генератор опорной частоты, выход которого соединен с первым входом измерителя периода, второй вход которого является входом устройства, и двоичный умножитель, в т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него дополнительно ввецены первый и второй регистры, схема сравнения кодов, блок вычитания частот и фор- ЗО ( мирователь, причем информационные выходы измерителя периода подключены к информационным входам первого регистра, вход синхронизации которого соединен с управляющим выходом из- 3r мерителя периода и с первой группой входов схемы сравнения кодов, вторая группа входов которой соединена с объединенными между собой информационными входами второго регистра и вы- gp ходами первого регистра, вход синхронизации второго регистра подключен к .выходу схемы сравнения кодов, а информационные выходы второго регистра соединены с управляющими входами двоичного умножителя, выход которого подключен к первому входу блока вычитания частот, выход которого соединен со счетным входом двоичного умножителя, установочный вход кото-" 80 рого соединен с вторым выходом формирователя, первый выход которого подключен к второму входу блока вычитания частот, третий вход которого со-единен с объединенными между собой выходом генератора и входом формирователя; третий выход которого является синхронизирующим выходом устройства.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что измеритель периода содержит первый и второй

D-триггеры, первый и второй элементы

И, третий D-триггер и счетчик, причем вторым входом измерителя периода является вход синхронизации первого

D-триггера, выход которого соединен с информационным входом второго

D-триггера, прямой выход которого соединен с первым входом первого элемента И и информационным входом третьего D-триггера, а инверсный выход — с первым входом второго элемента И и установочным входом первого

D-триггера, объединенные между собой входы синхронизации второго и третьего D-триггеров соединены с объединенными между собой вторыми входами первого и второго элементов И и являются первым входом измерителя периода, выход третьего D-триггера со единен с установочным входом счетчика, счетный вход которого соединен с выходом второго элемента И, выход первого элемента И является управляющим выходом измерителя периода, информационным выходом которого являются выходы счетчика.

3 ° Устройство по пп. 1 и 2, о тл и ч а ю щ е е с я тем, что блок вычитания частот содержит первый и второй D-триггеры и элемент И, причем вход синхронизации первого

D-триггера является первым входом блока вычитания частот, вторым входом которого является первый вход элемента И, третьим входом — объединенные вход синхронизации второго D-триггера и второй вход элемента И, выход которого является выходом блока вычитания частот, инверсный выход второго D-триггера соединен с установочным входом первого D-триггера, прямой выход которого соединен с информационным входом второго D-триггера, а инверсный — с третьим входом элемента И„

1465803

79

Составитель Е. Минкин

Редактор Л. Пчолинская . Техред А.Кравчук Корректор М. Васильева

Заказ 940/45 Тираж 711 Подпис ное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, И-35, Рауаская наб., д. 4/5

Производственно-издательский кокбинат "Патент", г. Ужгород, ул. Гагарина, 103