Арифметическое устройство с переменной длиной операндов

Арифметическое устройство с переменной длиной операндов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислил1 М /4 25 тельной технике и может быть использовано в процессорах электронных вычислительных машин. Целью изобретения является расширение функциональных возможностей за. счет контроля и диагностики неисправностей, ставленная цель достигается тем, что арифметическое устройство с переменной длиной операндов, содержащее арифметико-логический блок 3, блоки 4 и 5 элементов И, блок 6 формирования маски, одноразрядный коммутатор 7, неполный дешифратор 26 и элемент ИСКЛЮЧАЮи(ЕЕ ИЛИ 42, содержит блок 8 управления и блок 9 контроля с соответствующими связями. 2 з.п, ф-лы, 3 ил. /г S (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5g 4 С 06 F 7/38, 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4210307/24-24 (22) 12.03.87 (46) 15.03.89, Вюл. ¹ 10 (72) О,И.Лапин, Ю,А,Ермолаев, В.А.Кулакова, В.Б.Матвеев, Л,M.Måäâåäåâà, Г.М.Персов и Ю.В.федосов (53) 681.325 (088.8) (56) Патент СНА № 3751650, кл. 235175, опублик, 1973, Авторское свидетельство СССР

¹ 1160396, кл. G 06 F 7/38, 1984.

Авторское свидетельство СССР

¹ 1413624, кл. Г 06 F 7/38, 1987. (54) АРИ<И4ЕТИЧЕСКОЕ УСТРОЙСТВО C

ПЕРЕМЕННОЙ ДЛИНОЙ ОПЕРАНДОВ (57) Изобретение относится к вычисли„.,SU„„1465880 А1 тельной технике и может быть использовано в процессорах электронных вычислительных машин. llenbto изобретения является расширение функциональных возможностей за счет контроля и диагностики неисправностей. По . ставленная цель достигается тем, что арифметическое устройство с переменной длиной операндов, содержащее арифметико-логический блок 3, блоки

4 и 5 элементов И, блок 6 формирования маски, одноразрядный коммутатор

7, неполный дешифратор 26 и элемент

ИСКЛЮЧАЮ111ЕЕ ИЛИ 42, содержит блок

8 управления и блок 9 контроля с соответствующими связями. 2 з.п. ф-лы, 3 ил.

1465880

В результате через блоки 4 и 5 элементов И на входы ll и 12 блока

3 проходят 1 -разрядные операнды.

При этом, с выходов 10, — 10„ блока

3 на выход 32 устройства поступает, при выполнении арифметических операИзобретение относится к вычислительной технике и может быть использовано в процессорах вычислительных машин.

Цель изобретения — расширение

5 функциональных воэможностей эа счет контроля и диагностики неисправностей.

На фиг.l представлена схема арифметического устройства с-переменной длиной операндов; на фиг.2 - схема блока управления; на фиг.Э вЂ” схема блока контроля.

На схеме (фиг. l J представлены вход 1 первого операнда устройства, вход 2 второго операнда устройства, арифметико-логический блок 3, блоки 4 и 5 элементов И, блок 6 форми-! роваиия.маски, одноразрядный комму- 20 татор 7, блок 8 управления, блок

9 контроля, выходы Ю, - 10„ разря.= дав арифметико-логического блока

3 (n-разрядность операндов), информационные входы ll и 12 и вход 13 25 кода операции арифметико-логического блока 3, информационные входы 1418 блока 9 контроля, вход 19 сннхро( низации блока 9 контроля, информационный вход 20 блока 9 контроля, .вход.21 задания режима блока 9 контроля, выходы 22 — 24 блока 9 контроля, выход 25 блока 8.управления, неполный дешифратор 26, выход 27 блока 8 управления, вход 28 установки блока 8 управления, вход 29 задания режима блока 8 управления, тактовый вход 30 блока 8 управления, вход 31 окончания работы блока 8 управления, выход 32 результата устройства, 40 выход 33 переноса устройства, выход

34 номера ошибочного разряда устройства, выход 35 ошибки переноса устройства, выход 36 ошибки результата устройства, выход 37 ошибки устройства, вход 38 кода длины операнда устройства, вход 39 задания режима устройства, вход 40 кода операции устройства, тактовый вход 41 устройства, элемент ИСКЛ10ЧАКШ1ЕЕ ИЛИ .42„

Блок 8 управления (фиг.2) содержит элемент И 43, счетный вход 44 и вход 45 сброса счетнижа 46, группу элементов ИЛИ 47, дешифратор 48, группу элементов И 49, элемент ИЛИНЕ 50.

Блок 9 контроля (фиг.3) содержит сумматор-вычитатель 51 мультиплексоры 52 — 54, элементы ИСКЛН)ЧАЮЩЕЕ

?UIH 55 и 56 элемент ИЛИ 57, информационные нходы 58 и 59 сумматоранычитателя 51, управляющий . нход

60, тактовый вход 61 и вход 62 сброса сумматора-вычитателя 51, выходы

63 н 64 переноса и результата сумматора-вычитателя 51, Блок 6 формирования маски реализован так, как в известном устройстве.

Арифметико-логический блок 3 реализован аналогично. известному.

Сумматор-нычитатель 5! является одноразрядным, накапливающим.

Устройство (фиг.1) работает следуницим образом.

В исходном состоянии на входы I u

2 поданы и-разрядные операнды. 11рн обращении к устройству для выполнения очередной операции на вход 38 устройства подается код длины операндов, на нкод 39 устройства подается сигнал "Работа" (единичный уровень), а на вход 40 устройства — код операции. При этом, н блоке 8 управления сигналом на входе 45 счетчик 46 сбрасывается в нуль и счет в нем блокируется соответствующими сигналами на выходах элементов 50 н 43, на первом выходе 25 блока 8 управления устанавливается логическая единица на одной цепи, соответствующей переменному старшему разряду операндов, а на . выходе дешифратора 26 устанавливается код арифметической операции (нуль при сложении, единица при вычитании, безразличное состояние — при неарифыетическнх операциях).

Сигнал единицы в цепи, соотнет" ствующей переменному старшему pasряду операндов, с выхода 25 блока 8 управления поступает на третий информационный вход 16 блока 9 контроля, на вход блока 6 формирования маски и на соответствующий управляющий вход одноразрядного коммутатора 7, при этом на выходе блока 6 логические единицы устанавливаются н разрядах с первого по 1;"й (k — номер переменного старшего разряда) .

80 4

3 14658 ций, код суммы или разности, а с гнал с выхода 10 „1< через информационный вход коммутатора 7 поступает на его выход, Независимо от сигнала с выхода дешифратора 26 на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 42 и соответственно выходе 33 устройства индицируется сигнал переноса заема) из старшего разряда, 10

По окончании обращения к устройству для выполнения очередной операции на вход 39 устройства подается сигнал 11Контроль" (нулевой уровень), При .этом, запирается группа 15 элементов И 49 и открывается элемент И 43 в блоке 8 управления, и тактовые импульсы со входа 41 устройства начинают поступать на вход 44 счетчика 46 и на выход 27, Таким об- 20 разом, блок 8 управления в каждом такте сам изменяет длину операндов от 0 до и.

На вход 40 устройства подается код арифметической операции и в блоках 25

3-7 устройства в каждом такте происходит выполнение операции под операндами длиной от 0 до и, При этом, в блоке 9 контроля в каждом такте вырабатываются значения старших пере" 30 менных разрядов операндов, поступающие с выходов мультиплексоров 52 и

53 на информационные входы сумматора

51, в котором на выходах 63 и 64 в каждом такте вырабатываются значения 35 соответственно сигнала переноса и суьиы, поступающие на входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соответственно

55 и 56, где они сравниваются с сигналами переноса и суммы, поступаю- 40 щими соответственно со входа 20 блока 9 контроля и с выхода мультиплексора 54, где значения этих сигналов определяются результатом выполнения операции блоками 3 - 7. 45

При несовпадении результатов выполнения операции в блоке 9 контроля и блока 3 — 7 на выходе 24 блока контроля вырабатывается сигнал ошибки, через вход 31 блока 8 управления блокирующий дальнейшее изменение содержимого счетчика 46 и поступающий на выход 37 устройства. При этом, единица в одной из цепей на выходе, 34 устройства указывает на номер разряда, в котором произошла ошибка, а сигналы на выходах 35 и 36 указывают, в какой цепи (переноса или сумел, соответственно) произошла эта ошибка.

При отсутствии сигнала Работа и ошибок процесс поразрядного контроля циклически повторяется, Сигналом

"Работа" на входе 39 устройства сбрасывается в исходное состояние сумматор 51 блока 9 контроля и блок

8 управления, процесс контроля прерывается и происходит выполнение очередной операции.

При некоторых значениях операндов после полного прохождения одного цикла контроля возможна остановка .процесса контроля, при этом имеются сигналы "Ошибки" на выходах 36 и 37 устройства, но адрес "ошибки" на выходе 34 устройствА показывает, что "ошибка" фиктивная, так как во всех разрядах выхода 34 установлены нули.

Формула и з о б р е т е н и я

Арифметическое устройство с переменной длиной операндов, содержащее арифметико-логический блок, два блока элементов И, блок формирования маски, одноразрядный коммутатор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и неполный дешифратор, причем входы первого и второго операндов устройства соединены соответственно с первыми входами первого и второго блоков элементов И, выходы которых соедине-; ны соответственно с первым и вторым информационными входами арифметикологического блока, выходы разрядов которого, кроме младшего, соединены соответственно с информационными входами. одноразрядного коммутатора, выход которого соединен с первым входом элемента ИСКЛЮЧАЮЦ(ЕЕ ИЛИ, выход которого является выходом пере носа устройства, вход кода операции

I устройства соединен с входом кода операции арифметико"логическîro блока и с входом неполного дешифратора, выход которого соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, управляющие входи одноразрядного коммутатора соединены соответственно с входами. разрядов блока формирования маски.; выход которого соединен с вторыми входами первого и второго блоков элементов И, выходы разрядов, кроме старшего, арифметико-логического блока являются выходом резуль465880 6 блока управления, вход эадания режи-. ма которого соединен с входом сброса, счетчика,, с первым входом элемента

ИЛИ-HE и с первыми входами элементов

И группы, вторые входы и выходы которых соединены соответственно с входами разрядов входа установки блока управления и с вторыми входами соот10 ветствующих элементов ИЛИ группы, вход окончания работы блока управления соединен с вторым входом элемента ИЛИ-НЕ, выход которого соединен с вторым входом элемента И.

15 тата устройства, о т л и ч а ю— щ е е с я тем, .что, с целью расширения функциональных возможностей за счет контроля и диагностики неисправностей, она содержит блок управления и блок контроля, причем входы первого и второго операндов устройства соединены соответственно, . с первым и вторым информационными входами блока контроля, третий информационный вход которого соединен с входами разрядбв блока формирования маски, с первым выходом блока управления и является выходом номера ошибочного разряда устройства, вход кода длины операнда и тактовый вход которого соединены соответственно с входом установки и тактовым входом .блока управления, вход задания режи=. ,ма которого объединен с входом заIpания режима блока контроля и соединен с входом задания режима устройства, выходы ошибки переноса, ошибки результата и ошибки которого соединены соответственно с выходами с первого по третий блока контроля, третий выход которого соединен с входом окончания работы блока управления, второй выход которого соеди= нен с входом синхронизации блока ( контроля, четвертый информационный вход которого соединен с выходом результата устройства, пятый и шестой информационные входы блока контроля соединены соответственно с вы ходом неполного дешифратора и с выходом элемента ИСКЛЮЧАЮЩЕ ИЛИ.

2. Устройство по п,1, о т л ич а ю щ е е с я тем, что блок управ ления содержит элемент И, счетчик, группу элементов ИЛИ, дешифратор, группу элементов И и элемент ИЛИ-НЕ, причем тактовый вход блока управления соединен с первым входом элемента И, выход которого является вторым выходом блока управления и соединен со счетным входом счетчика, выходы разрядов которого соединены с первыми входами элементов ИЛИ группы, выходы которых соединены с входами разрядов дешифратора, выход которого является первым выходом

3. Ус тройство по п. 1, о т л ич а ю щ е е с я тем, что блок контроля содержит сумматор-вычитатель, три мультиплексора, два элемента

ИСКХПОЧАЮП1ЕЕ ИЛИ и элемент ИЛИ, причем первый, второй и четвертый информационные входы блока контроля соединены соответственно с информационными входами первого, второго и третье" го мультиплексоров, управляющие входы которых объединены и соединены с третьим информационным входом блока контроля, пятый и шестой информационные входы которого соединены соответственно с управляющим входом сумматора-вычитателя и с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ, выход которого является первым вйходом блока контроля и соединен . с первым входом элемента ИЛИ, выход которого является третьим выходом блока контроля, вход синхронизации и вход задания режима которого соединены соответственно с тактовым входом и входом сброса сумматоравычитателя, выходы переноса и результата которого соединены соответственно с вторым входом первого элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ и с первым входом второго элемента ИСКЛЮЧАМ111ЕЕ ИЛИ, выход которого соединен с вторым входом элемента ИЛИ и является вторым выходом блока контроля, выходы мультиплексоров с первого по третий соединены соответственно с первым и вторым информационными входами сумматора-вычитателя и с вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.

1465880