Генератор псевдослучайных последовательностей

Генератор псевдослучайных последовательностей

Иллюстрации

Показать все

Реферат

 

Изобретение,относится к импульсной технике. Цель изобретения - расширение функциональных возможностей за t CeT обеспечения возмож- , ности управления корреляционными характеристиками формируемых последовательностей . Начальная загрузка блока 7 памяти обеспечивается блоком 1 управления через коммутатор 10. Последующая работа генератора обеспечивается перезаписью информации в блок 7 памяти с выходов регистра 8, причем адресация блока 7 памяти при этом осуществляется через коммутатор 9 счетчиками 3, 4.1-4.П-1 импульсов . Исходная установка генератора осуществляется с помощью шины 2 начальной.установки. Алгоритм работы генератора обеспечивает запись в блок 7 памяти различных состояний наборов одноименных разрядов всех его ячеек, что обеспечивает управление взаимной корреляцией формируемых генератором последовательностей . 1 з.п. ф-лы, 2 ил. е (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК щ) 4 Н .03 К 3/84

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И АВТОРСИОМ,Ф СВИДЕ ГЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

IlO ИЗОБРЕТЕНИЯМ И (ЛНРЦТИЯМ

ОРИ ГКНТ СССР (21) 4236583/24-21 (22) 29.04.87 .(46) 15.03.89. Бюп. Р 10 (71) Киевский политехнический институт им. 50-летия Великой Октябрьской социалистической революции (72) А.М.Романкевич, B,Â.Ãðîëü, Л.Ф.Карачун, P.È.Ëóïàíîâà и Л.И.Ништ (53) 621 ° 374.2 (088.8) .(56) Федоров P.P. Яковлев В.В., Добрис Г.В. Стохастические преобразователи информации. Л.: Машиностроение, 1978, рис. 22.

Авторское свидетельство СССР

У 1226621, кл. Н 03 К 3/84,, 1985. (54) ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ (57) Изобретение, относится к импульсной технике. Цель изобретениярасширение функциональных возмож.ностей за Й Сет обеспечения возможг

ÄSUÄÄ 1465955 А1 ности управления корреляционными хйрактеристиками формируемых последо- . вательностей. Начальная загрузка блока 7 памяти обеспечивается блоком

1 управления через коммутатор 10.

Последующая работа генератора обеспечивается перезаписью информации в блок 7 памяти с выходов регистра 8, причем адресация блока 7 памяти при этом осуществляется через коммутатор 9 счетчиками 3, 4. 1-4.п-1 импульсов. Исходная установка генерато" ра осуществляется с помощью шины 2 начальной. установки. Алгоритм работы генератора обеспечивает запись в блок 7 памяти различных состояний а наборов одноименных разрядов всех его ячеек, что обеспечивает управление взаимной корреляцией формируемых генератором последователь- ( костей. 1 з.п. ф-лы, 2 ил.

1465955

Изобретение относится к импульсной технике и может быть использовано в контрольно-испытательной аппаратуре.

Цель изобретения — расширение функциональных возможностей генератора псевдослучайных последовательностей за счет обеспечения возможности управления корреляционньпл характеристиками формируемых последовательностей.

На фиг.i изображена функциональная схема генератора псевдослучайных последовательностей; на фиг.2 схема блока управления.

Генератор псевдослучайных последовательностей содержит блок i уп-, равления, вход установки которого соединен с шиной 2 начальной установки, первый счетчик 3 импульсов, (n-1) счетчиков 4.1-4.п-1 импульсов. элемент ИЛИ 5, первый регистр 6, блок 7 памяти, второй регист)р 8, первый 9 и. второй 10 коммутаторы.

Шина 2 начальной установки соединена с вхоцом установки первого регистра 6, с первым входом элемента

ИЛИ 5, с входом установки первого счетчика 3 импульсов и с входами установки счетчиков 4. 1-4 .п-1 им1 пульсов. Выходы разрядов первого счетчика 3 импульсов и счетчиков

4. 1-4,п-1 импульсов соединены с соответствующими группами информационных входов первого коммутатора

9, выходы которого соединены с соот1 ветствующими адресными входами блока- 7 памяти, выходы которого соединены с соответствующими информационными входами второго регистра 8, выходы которого соединены с соответствующими информационными входами первого регистра 6 и со второй rpyn- .

xIofi BxopoB второго коммутатора 10> выходы которorо соединены с соответствующими информационными входами блока 7 памяти, вход управления которого соединен с первым выходом блока 1 управления, второй вьиод которого соединен со счетным входом . первого счетчика 3 импульсов, выходы которого соединены с группой вхо- дов блока 1 управления, третий выход которого соединен с входом управления второго коммутатора 10 первая группа входов которого соеди иена с первой группой выходов блока 1 управления, четвертый выход ко" торого соединен с входом синхронизации первого регистра 6 и с входом синхронизации второго регистра 8, вход установки которого соединен с выходом элемента ИЛИ 5, второй вход хатор го соединен с пятым выходом блока 1 управления, вторая группа выходов которого соединена с соответствующими входами управления первого коммутатора. Выход переполнения первого счетчика 3 импульсов соединен с входом блока 1 управления шестой выход которого соединен со счетными входами счетчиков 4.1-4.п-1 импульсов.

Блок 1 управления содержит первый 11 и второй 12 триггеры, счетчик

13 импульсов, генератор 14 тактовых импульсов, элемент ИЛИ-НЕ 15, элемент ИЛИ lб, первый 17, второй 18, третий 19, четвертый 20 и пятый 21 элементы И, одновибратор 22 и блок

23 памяти, выходы которого являются

25 первой группой выходов блока 1 управления, второй группой выходов которого являются выходы счетчика !

l13 импульсов, выход переполнения ко торого соединен с первыми входами элементов HJLH-HE 15 и ИЛИ 16, является шестым выходом блока 1 управления и соединен с входом одновибратора 22, выход которого является пятым выходом блока 1 управления, 35 первый и второй выходы которого соединены с выходами, соответственно элемента ИЛИ-НЕ 15 и элемента ИЛИ

16, вторые входы которых соединены соответственно с выходами первого

17 и второго 18 элементов И, первые входы которых соединены между собой, являются третьим выходом блока 1 управления и соединены с первым выходом первого триггера 11, второй

4с выхсд которого соединен с первым входом третьего элемента И 19, второй вход которого является входом управления блока 1 управления, вход которого соединен с первым входом

5Î установки первого триггера 11 втоЭ рой вход установки которого является входом установки блока 1 управления и соединен с первым входом установки второго триггера 12 и с входом установки счетчика 13 импульсов, счетный вход которого соединен с выходом четвертого элемента И 20, первый .- вход которого соединен с первым входом пятого элемента И 21 и с выходом

1465955 второго триггера 12, второй вход ус" тановки которого соединен с выходом третьего элемента И 19. Первый выход генератора 14 тактовых импульсов соединен со вторыми входами первого

17 и пятого 21 элементов И. Второй выход генератора 14 тактовых импульсов соединен со вторыми входами второго 18 и четвертого 20 элементов И, Выход пятого элемента И 2 1 является четвертым выходом блока 21 управления, группа входов которого соедине-. на с соответствующими адресными входами блока 23. памяти.

Генератор псевдослучайных последовательностей работает следующим образом.

Сигналом по шине 2 начальной установки устанавливаются в начальное состояние первый счетчик 3 импульсов, счетчики 4.1-4.п-1 импульсов, первый 6 и второй 8 регистры, а также блок 1 управления, который обеспечивает загрузку в блок 7 памяти содержимого блока 23 памяти (фиг.2), которьп; адресуется сигналами с выхода первого счетчика 3 импульсов. По окончании загрузки блока 7 памяти первый счетчик 3 импульсов своим сигналом переполнения переводит блок 1 управления в состояние готовности к управлению формированием генератором псевдослучайных последовательностей. Подачей сигнала

35 на вход управления блока 1 управления обеспечивается выдача последним сигналов на входы синхронизации первого 6 и второго 8 регистров. С третьего выхода блока 1 управления на вход управления второго коммутатора 10 поступает сигнал, обеспечивающий коммутацию выходов второго регистра 8 на информационные входы блока 7 памяти, на адресные входы которого через первый коммутатор 9 поступают сигналы с выходов соответствующих счетчиков 3 и 4. 1-4.п-1 импульсов, которые коммутируются сигналами со второй группы выходов

50 блока 1 управления. По каждому сигналу с четвертого выхода блока 1 управления содержимое второго регистра 8 заносится в первый регистр 6, после чего сигналом с пятого выхода блока 1 управления регистр 8 устанавливается в начальное (нулевое) состояние.

Блок 1 управления работает следующим образом.

Сигналом по входу установки первый триггер 11 устанавливается в единичное состояние, что обеспечивает выдачу единичного сигнала (уровня) с третьего выхода блока 1 управления, а также прохождение сигналов с выхода генератора 14 тактовых импульсов (через элементы И 17 и 18, элемент ИЛИ-НЕ 15 и элемент

ИЛИ 16) на первый и второй выходы блока 1 управления. Блок 23 памяти, адресуемый сигналами с первой группы входов блока 1 управления, выдает сигналы со своих выходов на верную группу вьвсодов блока 1 управления. Сигналом на входе блока 1 управления триггер 11 устанавливается в нулевое состояние, обеспечивая прохождение сигнала пуска на вход установки триггера 12 (через элемент И 19). Последний разрешает прохождение сигналов с выходов генератора 14 тактовых импульсов на четвертый выход блока 1 управления (через элемент И 21) и на счетный вход счетчика 13 импульсов (через элемент И 20). Сигналы с выходов разрядов последнего выдаются со второй группы выходов блока 1 управления, а с выхода переполненияна запуск одновибратора 22.

Таким образом, последовательности, формируемые на выходах генератора псевдослучайнйх последователь.ностей обладают меньшей взаимной корреляцией, так как содержимое блока 23 памяти (фиг.2) и алгоритм ра" боты генератора обеспечивает запись в блок 7 памяти различных состояний наборов одноименных разрядов для всех его ячеек.

Формула изобретения

1. Генератор псевдослучайных последовательностей, содержащий блок управления, первый выход которого соединен с входом управления блока памяти; первый коммутатор, первый регистр, вход установки которого соединен с шиной начальной установки, с входом установки блока управления и с входом установки первого счетчика импульсов, счетный вход которого соединен с вторым выходом блока управления, отличающийся печения воэможности управления корреляционными характеристиками формируемых последовательностей, в него введены второй коммутатор, второй регистр., элемент ИЛИ и (и-t) счетчик импульсов, входы установки которых соединены с входом установки блока управления, первая группа выодов которого соединена первой группой входов второго коммутатора, выходы которого соединены с е соответствующими информационными ходами блока памяти,, выходы которого соединены с соответствующими инормационными входами второго ре( гистра, выходы которого соединены, с соответствуюпрлми информационными ходами первого регистра и с второй руппой входов второго коммутатора, ход управления которого соединен с ретьим выходом блока управления, етвертый выход которого соединен входом синхронизации первого реистра и с входом синхронизации втоого регистра, вход установки котоого соединен с выходом элемента первый и вторбй входы которо "о соединены соответственно с шиной

T ачальной установки н с пятым выодом блока управления, вторая груп та выходов которого саецинена с вхоцами управления первого коммутатора, соответствующие группы информацкон лых входов которого соединены с вы лодаьнл разрядов =îîòâåòñòâóþùèõ и счетчиксв импульсов„ соответствую щие выходы первого счетчика импульIcos соединены с группой входов бло ка управления, шестой выход котороГо соединен со счетным входом k-го счетчика импульсов (k = 2,.3,...,n)

Выход переполнения первого счетчика

Импульсов соединен с входом блока управления, выходы первого коммута тора соединены с соответствующими адресными входами блока памяти.

2. Генератор по п. 1„ о т л и— ч а ю шийся тем, что блок управления содержит пять элементов И, 1

„> i4659 тем чтоу с IJPJI510 pBclUHpp .1ия функци опальных воэможностей эа счет обеспервый и второй триггеры, счетчик импульсов, генератор тактовых импульсов, элемент ИЛИ-НЕ, элемент

ИЛИ, одновибратор и блок памяти, выходы которого являются первой группой выходов блока управления, второй группой выходов которого являются выходы счетчика импульсов, выход переполнения которого соединен с первыми входами элементов ИЛИ-НЕ и ИЛИ, является шестым выходом блока управления и соединен с входом одновибратора, выход которого является пятым выходом блока управления, первый и второй выходы которого соединены с выходами соответственно элемента ИЛИ-HE и элемента ИЛИ, вторые входы которых соединены соответственно с выходами первого и второго элементов И, первые входы которых соединены между собой, являются третьим выходом блока управления и соединены с первым выходом первого триггера, второй выход которого соединен с первым входом третьего элемента И, второй вход которого является входом управления блока управления, вход которого соединен с первым входом установки первого триггера, второй вход установки которого является входом установки блока управления И соединен с первым входом установки второго триггера и с входом установки счетчика импульсов, счетный вход которого соединен с выходом четвертого элемента И,первый вход которого соединен с первым входом пятого элемента И и с выходом второго триггера, второй вход установки которого соединен с выходом третьего элемента И, первый выход генератора тактовых импульсов соединен с вторыми входами первого и пятого элементов И, второй выход генератора тактовых импульсов соединен с вторыми входами второго и четвертого элементов И, выход пятого элемента И является четвертым выходом блока управления, группа входов которого соединена с соответствующими адресными входами блока памяти.

Составитель Ю.Бурмистров

Редактор А.Ревин Техред М.Дндык Корректор НКоРоль 1б

Заказ 954/53 Тираж 879 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101