Устройство для приема, преобразования и передачи асинхронных сигналов

Устройство для приема, преобразования и передачи асинхронных сигналов

Реферат

Устройство для приема, преобразования и передачи асинхронных сигналов, содержащее генератор тактовой частоты, выход которого подключен к первым входам делителя частоты и первого элемента И, счетчик импульсов, коммутатор, триггер, выход которого подключен к второму входу первого элемента И, шифратор адреса, выход которого является выходом устройства, информационные входы шифратора адреса соединены с выходами элементов ИЛИ масштабно-временных преобразователей группы, каждый из которых содержит реверсивный счетчик, распределитель импульсов, первый вход которого является информационным входом устройства, отличающееся тем, что, с целью повышения достоверности, в него введены элементы ИЛИ, элемент задержки, элемент И, а в каждый масштабно-временной преобразователь - элементы И и триггер, первый вход генератора тактовой частоты объединен с первыми входами коммутатора, счетчика импульсов, первого элемента ИЛИ и в каждом масштабно-временном преобразователе - с управляющими входами реверсивного счетчика и триггера и является управляющим входом устройства, выход второго элемента ИЛИ соединен с первым входом второго элемента И, выход которого подключен к второму входу коммутатора и к первому входу третьего элемента ИЛИ, выход коммутатора соединен с вторым входом генератора тактовой частоты и первым входом триггера, выход которого подключен к второму входу делителя частоты и через элемент задержки к вторым входам второго элемента И и распределителя импульсов каждого масштабно-временного преобразователя, выход счетчика импульсов соединен с вторыми входами первого и третьего элементов ИЛИ, выход первого элемента ИЛИ подключен к второму входу триггера, выход первого элемента И соединен с первыми входами четвертого элемента ИЛИ и первого элемента И каждого масштабно-временного преобразователя, первый вход второго элемента И которого и второй вход четвертого элемента ИЛИ соединены с выходом делителя частоты, выход четвертого элемента ИЛИ подключен к второму входу счетчика импульсов, выход третьего элемента ИЛИ соединен с управляющим входом шифратора адреса, входы второго элемента ИЛИ объединены с первыми входами соответствующего распределителя импульсов в каждом масштабно-временном преобразователе, первый выход распределителя импульсов в котором подключен к первому входу элемента ИЛИ, второй вход которого соединен с выходом реверсивного счетчика, первый и второй входы которого подключены соответственно к выходам первого и второго элементов И, вторые входы которых соединены соответственно с инверсным и прямым выходами триггера, второй выход распределителя импульсов подключен к входу триггера.