Устройство фазовой автоподстройки частоты

Устройство фазовой автоподстройки частоты

Иллюстрации

Показать все

Реферат

 

Иэобре.тение относится к электросвязи . Цель изобретения - расширение динамического диапазона. Устрво содержит перестраиваемый г-р 1, делитель 2 частоты, фазовый детектор 3, эталонный г-р 4, фильтр 5 нижних частот, выделитель 6 разностной частоты, фазовый анализатор 7, эл-ты ИЛИ 8 и 9, реверсивный счетчик 10, преобразователь 11 фазы с его блоком управления (БУ) 12, блок сканирования фазы (ЕСФ) 13 и блок фазовой развертки (БФР) 14. При расстройках , превьппающих полосу захвата кольца точной подстройки частоты, подстройка частоты г-ра 1 к частоте г-ра 4 осуществляется по каналу грубой настройки частоты. В устр-ве происходит мгновенное фазирование частот г-ра 4 и частоты делителя 2, а тем самым установка в середину полосы удержания точного канала управления без влияния на частоту г-ра 1. Цель достигается за счет того, что синтезируется период частоты, подаваемой на вход делителя 2 в диапазоне по отношенщ) к средней частоте до частоты г-ра 1 вверх, и до сколь угодно малой частоты, что определяется разрядностью чисел, с которыми оперируют блоки устр-ва. Точность (шаг квантования) синтезированного периода определяется периодом частоты следования г-ра 1. Устр-во отличается введением преобразователя 11 с его БУ 12, БСФ 13 и БФР 14, даны их ил. 6 ил. с $ (Л с: иС О) со СП ел Од (Д(/.

союз советсних социАлистичесних

РЕСПУБЛин аа и11

Qi94 H 0 L 7 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ по изсы «тениям и отн ытиям

П И ГИНТ СССР

Н AST0PCH0MY СВИДЕТЕЛЬСТВУ (21) 4215268/24-09 (22) 23.03.87 (46) 30.03.89. Бюл. В 12 (72) Ф.Г.Кишиневский и Е.Л.Спиваковский (53) 621.396.666(088.8) (56) Рыжков А,В. Комбинированная система ФАПЧ с реверсивным счетчиком — Электросвязь, 1975, 11 - 10.

Авторское свидетельство СССР

У 1352645, кл. Н 03 L 7/00, 1984. (54) УСТРОЙСТВО ФАЗОВОЙ АВТОПОДСТРОЙКИ ЧАСТОТЫ (57) Изобретение относится к электросвязи. Цель изобретения — расширение динамического диапазона. Устрво содержит перестраиваемый r-p 1, делитель 2 частоты, фазовый детектор 3, эталонный r""р 4, фильтр 5 нижних частот, выделитель 6 разностной частоты, фазовый анализатор 7,. эл-ты ИЛИ 8 и 9, реверсивный счетчик 10, преобразователь 11 фазы с его блоком управления (БУ) .12, блок сканирования фазы (БСФ) 13 и блок фазовой развертки (БФР) 14. При расстройках, превышающих полосу захвата кольца точной подстройки частоты, подстройка частоты r-ра 1 к частоте г-ра 4 осуществляется по каналу грубой настройки частоты. В устр"ве происходит мгновенное фазирование частот г-ра 4 и частоты делителя 2, а тем самым установка в середину полосы удержания точного канала управ" ления без влияния на частоту r-ра 1.

Цель достигается за счет того, что синтезируется период частоты, подаваемой на вход делителя 2 в диапазоне по отношению к средней частоте до частоты r-ра 1 вверх, и до сколь угодно малой частоты, что определяется разрядностью чисел, с которыми оперируют блоки устр-ва. Точность (шаг квантования) синтезированного периода определяется периодом частоты следования г-ра 1. Устр-во отличается введением преобразователя 11 с его БУ 12, БСФ 13 и БФР 14, даны их ил. 6 ил.

1469553

Изобретение относится к электросвязи и может быть использовано в системах синхронизации, приемной аппаратуре связи, синтезаторах часто5 ты, радиоизмерительных устройствах.

Целью изобретения является расширение динамического диапазона.

На фиг. 1 представлена структурная электрическая схема устройства фазоной автоподстройки частоты; на фиг. 2 — то we,nðåoáðà1îâàòåëÿ фазы устройства фазовой автоподстройки частоты; на фиг. 3 — то же, блока управления преобразователем фазы; на фиг. 4 — то же, блока фазоной развертки; на фиг. 5 — то же, блока сканирования фазы; на фиг. 6 — временные диаграммы работы устройства фазовой автоподстройки частоты, Устройство фазовой антоподстройки частоты (фиг, 1) содержит перестраинаемый генератор 1, делитель 2 частоты, фазовый детектор 3, эталонный генератор 4, фильтр 5 нижних частот, 25 ныделитель 6 разностной частоты, фазовый анализатор /, первый 8 и второй 9 элементы ИЛИ, реверсивный счетчик 10, преобразователь 11 фазы, блок 12 управления преобразователем фазы, блок 13 сканирования фазы и блок 14 фазоной развертки, Преобразователь 11 фазы (фиг. 2)содержит первый 15, второй 16 и третий 17 сумматоры, первый 18, второй 19 и третий 20 регистры, первый 21 и нто- рой 22 элементы ИЛИ. Блок 12 управления преобразонателем фазы (фиг. 3) содержит RS-триггер 23, элементы

24 - 27 совпадения и первый инвертор 28. Блок 13 сканирования фазы

40 (фиг. 5) содержит сумматоры кода по модулю два 29 и 30, третий 31 и четвертый 32 элементы ИЛИ и второй инвертор 33. Блок 14 фазовой развертки (фиг, 4) содержит счетчики 34 и 35 с предварительной установкой, Устройство фазоной антоподстройки частоты работает следующим образом.

При расстройках, превышающих полосу захвата кольца точной подстройки частоты, подстройка частоты перестраиваемого генератора 1 к частоте эталонного генератора 4 осуществляется в основном по каналу грубой настройки частоты. Выделитель 6 раз- 55 ностной частоты и фазовый анализатор

7 вырабатывают импульсы "Частота больше" или "Частота меньше", которые суммируются в реверсивном счетчике 10, изм"няя его код и зависимости от соотношения между импульса" ми с выхода эталонного генератора 4 и делителя 2 частоты.

На выходе выделителя 6 разностной частоты импульсы следуют с частотой, определяемой разностью между частотами, а на выходе фазового анализатора 7 - c частотой, определяемой величиной текущего приращения фазы.

Эти импульсы изменяют код реверсив-. ного счетчика 10, пройдя через элементы ИЛИ 8 и 9 таким образом, что частотная расстройка между эталон ным генератором 4 и выходом делите- ля 2 частоты уменьшается.

Код с выхода реверсивного счетчика 10, представляющий собой сумму импульсной последовательности с выхода выделителя 6 разностной частоты и фазового анализатора 7, поступает на вход преобразователя 11 фазы, знаковый разряд поступает также на блок 12 управления преобразователем фазы. В зависимости от того, положительное или отрицательное число пришло на запись, оно записывается в преобразователь 11 фазы импульсом соответственно от блока 14 фазоной развертки или от блока 13 сканиронания фазы ерез блок 12 управления преобразователем фазы. Полученный код с выхода преобразователя 11 фазы (выход второго регистра 19) поступает на. сравнение в блок 13 сканиронания фазы в сопровождении управляющего сигнала (0,1), значение которого зависит от наличия единиц в части разрядов кода на управляющем выходе преобразователя 11 фазы (выход второго элемента ИЛИ 22).

На вход блока 13 сканирования фазы поступает код с блока 14 фазовой развертки. Разряды кода со счетчиков 34 и 35 поступают соответственно на сумматоры 29 и 30 по модулю два. При совпадении кодов, поступающих с блока сканиронания фазы и преобразователя, блок 13 сканирования фазы выдает импульс совпадения кода фазы, формируемый на третьем элементе ИЛИ 31, или импульс совпадения кода цикла, идущий с выхода четвертого элемента ИЛИ 32. Эти импульсы идут соответственно на входы делителя 2 частоты и блока 12 управления преобразователом фазы и на .

1469553

S0 первый управляющий вход преобразов ателя 11 фазы, осуществляя в нем, сброс накопителя циклов. В зависимости от знакового разряда с ревер5 сивного счетчика в блоке 12 управления преобразователем фазы на вход преобразователя 11 фазы коммутируются импульсы: при положительном знаке — с выхода блока 13 сканирования 1О фазь>, при отрицательном — с выхода . блока 14 фазовой развертки. По импульсу синфазности, вырабатываемому в фазовом анализаторе 7, происходит перезапись кода с выхода преобразователя 11 фазы в счетчики 34, 35 с предварительной установкой блока 14 фаэовой развертки, После этого, поскольку коды на выходе преобразователя 11 фазы и выходе блока 14 фазо- 2р вой -развертки становятся одинаковыми, блок 13 сканирования фазы вырабатывает импульс на вход делителя 2 частоты.

Таким образом происходит мгновен- 25 ное фазирование частот эталонного генератора 4 и частоты с выхода делителя 2 частоты, а тем самым установка в середину полосы удержания точного канала управления без влия- 3< ния на частоту перестраиваемого генератора 1, что практически исключает переходный процесс при подстройке.

На фиг. 6 приведена временная диаграмма работы некоторых блоков

35 для случаев, когда реверсивный счетчик lp выдает положительное число

3, 375 и отрицательное число -3,375.

Последовательность импульсов с перестраиваемого генератора 1 (фиг.áa) поступает на вход блока 14 фаэовой развертки.

На фиг. 6б, в, r, д изображены выходные разряды блока 14 фазовой развертки в частности б, в г — 1 45

" 2, 3-й разряды развертки фазы, дразряд цикловой развертки; е, ж, э, и, к, л, м — выходные разряды преобразователя 11 фазы в режиме добавления, причем е, ж, з — разряды после запятой, и, к, л — фазовые разряды, м — разряд циклов; н, ц — перестроенная частота при добавлении и вычитании соответственно; о - средняя частота диапазона; п, р, с, т, у, ф, x — выходные разряды преобра55 эователя 11 фазы в режиме вычитания.

Итак, в устройстве фазовой автоподстройки частоты синтезируется период частоты, подаваемой на вход делителя час -оты в диапазоне (по отношению к средней частоте) от частоты перестраиваемого генератора вверх и до сколь угодно малой частоты, что определяется разрядностью чисел, с которыми оперируют блоки. Точность (шаг квантования) синтезированного периода определяется периодом частоты следования перестраиваемого генератора.

Преобразователь фазы представляет собой трехсекционный накапливающий сумматор, первая секция которого оперирует разрядами после запятой и не имеет внешнего выхода (введена для увеличения точности устройства), вторая (выход второго регистра 19)— разрядами целой части фазы периода, а третья (выход второго. элемента

ИЛИ 22) — разрядами циклов (текущая фаза частоты циклична О - 360 ).

На вход накапливающего сумматора поступает дополнительный код с выхода реверсивного счетчика в сопровождении знака.

Отрицательное число, поступая на вход накапливающего сумматора, запрещает работу секции накопления циклов и выставляет на ее выходе нулевой код, а также приводит к уменьшеник числа на выходе накапливающего сумматора по импульсам записи.

Положительное число на входе накапливающего сумматора приводит к увеличению числа на его выходе, включая разряды с выхода накопителя циклов, также по импульсам записи.

Блок 12 управления преобразователем фазы коммутирует импульсы записи на преобразователь 11 фазы от блока

13 сканирования фазы (при поступлении отрицательного числа иэ реверсивного счетчика 10) или от блока 14 фазовой развертки (при поступлении положительного числя). Кроме того, он запрещает прохождение каких-либо импульсов записи на время, задаваемое кодом циклов, т.е, когда вырабатываемая частота меньше средней частоты диапазона.

Блок 14 фазовой развертки подключен к выходу перестраиваемого генератора 1 и вырабатывает натуральный ряд двоичных чисел от О до 2" с периодом, равным периоду средней частоты диапазона. Таким образом, каждое двоичное число на выходе блока 14 фаэоФормула изобретения

Устройство фаэовой автоподстройки частоты, содержащее соединенные последовательно эталонный генератор, фазовый детектор, фильтр нижних частот и перестраиваемый генератор, а

5 14695 вой развертки представляет собой отсчет фазы, равный 360/2" Ne где N равно (1,2,3,...2"), Кроме того, блок 14 фаэовой развертки при поступлении сигнала разрещения с преобразователя

11 фазы вырабатывает код числа циклов по 2" импупьсов из перестраиваеI

1 ого генератора 1, т.е. число nepuopов средней частоты F диапазона. 10 ер

Частота, поступающая на счет циклов, поступает также на блок 12 управления преобразователем фазы для формирования последовательности импульсов записи при уменьшении частоты. 15

Коды с выхода преобразователя 11 фазы и блока 14 фазовой развертки поступают на входы блока 13 сканирования фазы, в котором они сравниваются, и при их совпадении вырабатывает- 20 ся импульс, поступающий на вход делителя частоты, а также на блок 14 управления преобразователем фазы для формирования импульсов записи при увеличении частоты. 25

Таким образом, поскольку кодовая последовательность с выхода блока фаэовой развертки циклически повторяется со средней частотой диапазона

Г, то каждое значение кода имеет З0 строго фиксированное место во времени и повторяется с той же частотой. . Преобразователь фазы в зависимости от необходимости увеличить или уменьшить частоту циклически изменяет код на своем выходе. Тем самым совпадение кодов в блоке сканирования фазы, следствием которого является импульс на входе делителя частоты, смещается по временной оси по отношению к циклу фазовой .развертки, что и является увеличением или уменьшением периода следования этих импульсов с точностью до периода колебания перестраиваемого генератора. также выделитель разностной частоты и фазовый анализатор, входы которых попарно объединены и соединены с входами фазового детектора, первый и второй элементы ИЛИ, первые входы которых подключены к выходам выделителя раэностной частоты, а вторые— к первому и второму выходам фазового анализатора, и реверсивный счетчик, входы которого подключены к выходам первого и второго элементов ИЛИ соответственно, а также делитель частоты, выход которого соединен с вторым входом фазового детектора, о тл и ч а ю щ е е с я тем, что, с целью расширения динамического диапазона, в него введены последовательно соединенные блок фазовой развертки, вход. которого подключен к выходу пе-, . рестраиваемого генератора, и блок сканирования фазы, частотный выход которого подключен к входу делителя частоты, а также преобразователь фазы и блок управления преобразователем фазы, при этом информационные входы преобразователя фазы и блока управления преобразователем фазы подключены к выходу реверсивного счетчика, выход преобразователя фазы подключен к входу. установки блока фазовой развертки и входу текущей фазы блока сканирования фазы, управляющий выход преобразователя фазы подключен к управляющим входам блока фазовой развертки и блока сканирования фазы, первый, второй и третий управляющие входы блока управления преобразователем фазы подключены соЪ ответственно к частотному выходу блока сканирования фазы, управляющему выходу преобразователя фазы и управляющему выходу блока фазовой развертки, первый и второй управляющие входы блока преобразователя фазы подключены соответственно к управляющему выходу блока сканирования фазы и выходу блока управления преобразователем фазы, а третий выход фазового анализатора подключен к угравляющему входу делителя частоты и входу синфазности блока фазовой развертки.

1469553

1469553

Составитель С.Даниэлян

Техред Л.Сердюкова

Редак тор А.Маковская

Корректо р М. Васильева Заказ 1365/57 Тираж 879 Подписное

ВНИИПК Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент", г. ужгород, ул. Гагарина, 101