Устройство для автоматического контроля интегральных схем

Устройство для автоматического контроля интегральных схем

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электронной технике и может быть использовано для контроля параметров интегральных схем с элементами памяти (триггеров, регистров, счетчиков). Цель изобретения - расширение функциональных возможностей и повышение быстродействия. Устройство содержит задатчик 1 кодов и команд. Источник 2 опорного напряжения, программируемый источник 3 напряжения, измерительный резистор 8, первый коммутатор 9, первый блок 13 подключения, источник 16 граничных значений, инвертор 20, сумматор 24, компаратор 29, суммирующий резистор 38, первый и второй ключи 39 и 40, запоминающий конденсатор 41. Введение в устройство блока 43 задания режима, блока 44 тактовых импульсов, формирователя 45 выходных воздействий, задающего генератора 46, второго коммутатора 47 и второго блока 51 подключения позволяет контролировать функционирование объекта. Кроме того, в процессе контроля функционирования объект исследования одновременно приводится в состояние, необходимое для измерения статических параметров, что повышает быстродействие. 10 ил.

„„SU„„1471155 А 2

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИ4ЕСНИХ

РЕСПУБЛИН (51)4 G 01 R 31 28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР (61) 1145311 (21) 4176204/24-2 . (22) 07.01.87 (46) 07,04.89. Бюл. V - 13 (72) В.В.Белогуб, Н.П.Свекла, В.С.Сергиенко, Б,И,Бровко, В.В.Зайченко, А,Я.Самбуров и А.П. Кипаренко (53) 681.326.7(088.8) (56) Авторское свидетельство СССР

N - 1145311, кл. G 01 R 31/28, 1983.

1 (54) УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОГО

КОНТРОЛЯ ИНТЕГРАЛЬНЫХ СХЕМ (57) Изобретение относится к электронной технике и может быть использовано для контроля параметров интегральных схем с элементами памяти (триггеров, регистров, счетчиков).

Цель изобретения — расширение функциональных возможностей и повышение быстродействия. Устройство содержит задатчик 1 кодов и команд, источник

2 опорного напряжения, программируемый источник 3 напряжения, измерительный резистор 8, первый коммутатор 9, первый блок 13 подключения, источник 16 граничных значений, инвертор 20, сумматор 244, компаратор

29, суммирующий резистор 38, первый и второй ключи 39 и 40, запоминающий конденсатор 41. Введение в устройство блока 43 задания режима, блока 44 тактовых импульсов, формирователя 45 выходных воздействий, задающего генератора 46, второго коммутатора 47 и второго блока 51 подключения позволяет контролировать функционирование объекта. Кроме того, в процессе контроля функционирования объект исследования одновременно приводится в состояние, необходимое для измерения статических параметров, что повышает быстродействие. 10 ил.

1471155

Изобретение относится к электронной технике, может быть использовано для контроля параметров интегральных схем, в частности для контроля параметров интегральных схем с элементами памяти (напримЕр, триггеров, регистров, счетчиков), и является усовершенствованием устройства по основному авт,св. - 1145311, Цель изобретения — расширение функциональных возможностей и повышение быстродействия контроля за счет совмещения задания входного воздейст— вия (функциональный контроль) с конт в 15 ролем статических параметров.

На фиг.1 представлена блок-схема устройства; на фиг.2 — структурная схема задатчика кодов и команд, на фиг.3 — схема блока задания режима; на фиг ° 4 — схема дешифратора; на фиг.5 — схема блока задания режима; на фиг.6 — схема блока тактовых импульсов; на фиг.7 — схема формирователя выходных воздействий; на фиг.8 — 25 схема преобразователей уровней; на на фиг.9 — схема канального формирователя; на фиг.10 — схема задающего генератора.

Устройство содержит задатчик 1 ко- 30 роа и команд, источник 2 опорного напряжения, подключенный к первому входу программируемого источника 3 напряжения, который предназначен для задания испытательного напряжения и содержит инвертирующий усилитель 4, резисторы 5 и 6, определяющие коэффициент передачи, первый повторитель

7, подключенный к второму входу (цепи обратной связи) программируемого 40 источника 3 напряжения, измерительный резистор 8, коммутатор 9, содержащий первые 10.1,10.2 и вторые 11.1, 11.2 ключи и резистор 12.

Коммутатор 9 предназначен для передачи испытательного напряжения на соответствующий вывод первого блока

13 подключения, содержащего первые

14.1,14.2 и вторые 15.1,15.2 ключи.

Источник 16 граничных значений, вход которого соединен с выходом источника 2 опорного напряжения, вырабатывает напряжение, соответствующее гра- ничному значению поля допуска контро-с лируемого тока и включает усилитель

17 и резисторы 18 и 19, определяющие коэффициент передачи. Инвертор 20, содержащий усилитель 21 и равные по величине резисторы 22 и 23, подключен к сумматору 24, содержащему усилитель 25, резистор 26 обратной связи и суммирующие резисторы 27 и 28.

Компаратор 29, первый вход которого соединен с выходом сумматора 24, второй вход — с выходом источника 16 граничных значений, предназначен для сравнения поступающих на входы напряжений и содержит усилитель 30 и ре-,. зисторы 31 и 32;

К блоку !З.подключения подсоединена контролируемая микросхема 33.

Устройство содержит также инвертирующий усилитель 34, второй повторитель 35, входной резистор 36, резистор 37 обратной связи, суммирующий резистор 38, первый 39 и второй

40 ключи, запоминающий конденсатор

41, общую шину 42, причем запоминBIo щий конденсатор 41 подключен через второй повторитель 35 и второй ключ

40 и суммирующий резистор 38 к третьему входу компаратора 29, через первый ключ 39 — к выходу инвертирующего усилителя 34.

Для осуществления контроля интегральных схем с памятью триггеры, резисторы и др.) устройство содержит блок. 43 задания режима, блок 44 тактовых импульсов, формирователь 45 выходных воздействий, задающий генератор 46, второй коммутатор 47 с ключами 48-50 и второй блок 51 подключения с контактами 52-54 и 55.1-55.N.

Выходы с первого по четырнадцатый задатчика 1 кодов и команд соединены соответственно; первый с входом второго коммутатора 47, второй с первым входом, а третий с вторым входом формирователя 45 выходных воздействий, четвертый с первым входом задающего генератора 46, пятый с первым входом блока 43 задания режима, шестой с первым входом блока 44 тактовых импульсов, седьмой с первым входом блока 13 подключения, восьмой с первым входом коммутатора 9, девятый с первым выводом измерительного резистора

8, десятый с третьим входом програм— мируемого источника 3 напряжения, одиннадцатый с входом источника 2 опорного напряжения, двенадцатый с вторым входом источника 16 граничных значений, тринадцатый с первым входом первого ключа 39 и четырнадцатый с первым входом второго ключа 40, второй вход задающего генератора 46

1471155 соединен с первым выходом блока 43 задания режима, второй и третий выхо ды которого соединены соответственно с вторым входом блока 44 и третьим входом формирователя 45 выходных воз5 действий, четвертый вход которого соединен с выходом блока 44 тактовых импульсов, третий вход которого соединен с первым выходом задающего генератора 46, второй выход которого соединен с вторым входом блока 43 задания режима, первый, второй и третий выходы формирователя 45 выходных воздействий соответственно через клю- 15 чи 48-50 второго коммутатора 47 соединены с первым, вторым и третьим входами второго блока 51 подключения, первый выход котс-ого соединен с первым выводом контролируемой схемы 33,,и N-й выход соответственно с N-м вы- водом.

Блок 51 подключения представляет собой коммутационную матрицу, которая распределяет каналы формирователя 45 выходных воздействий между входами контролируемой интегральной схемы 33. С целью уменьшения влияния паразитных параметров необходимую коммутацию осуществляют перемычками.

Количество контактов 55,N определяется числом выводов контролируемой интегральной схемы.

Задатчик 1 кодов и команд обеспе-. чивает требуемые режимы работы устройства (выбор необходимого коэффи35 циента передачи программируемого источника напряжения и необходимой величины измерительного резистора, включение необходимых ключей комму- 40 таторов и блоков подключения), для чего вырабатывает соответствующие, коды. Кроме того, задатчик 1 обеспечивает необходимую последовательность включения источника опорного 45 напряжения, источника граничных значений и формирование тестовых импульсов, для чего вырабатывает соответст" вующие команды.

Задатчик 1 (фиг,.2) содержит микропроцессор 56 с контроллером 57 и синхронизаторы 58, соединенным по магистрали 59 с постоянным 60 и опе" ративным 61 запоминающими устройствами, блоком 62 обработки прерыва- ния, таймером 63, терминалом 64, бло55 ком 65 ввода-вывода, Кроме того, задатчик 1 содержит также программируемый источник 66 напряжения.

Работа всех устройств осуществляется под управлением микропроцессора

56. В постоянном запоминающем устройстве (ПЗУ) 60 хранятся программы управления для различных режимов подготовки и измерений. Эти программы содержат также подпрограммы ввода-вывода с терминала, переводы величин напряжений в коды для программируемых резисторов. В оперативном запоминающем устройстве (ОЗУ) 61 хранятся переменные данные, такие как величина задаваемого испытательного напряжения, граничное значение контролируемого тока, данные для формирования тестовых импульсов, а также величины задержек между включением различных блоков и ключей.

Указанные данные вводятся в ОЗУ

61 с терминала 64 под управлением микропроцессора 56 по подпрограмме ввода, Блок 43 задания режима (фиг ° 3) содержит дешифратор 67 и схему 68 задания режима.

Дешифратор 67 (фиг.4) содержит схемы И-HE 69-79 и формирует сигналы выбора устройства "Выбор 1" и "Выбор 2", а также сигналы "Чтение" и

"Записьв при наличии соответствующих входных сигналов °

Сигналы установки "Уст.I" "Уст.2" и Уст.3" задаются оператором с помощью переключателей на пульте (на фиг.1 пульт не показан), сигналы задаются программно задатчиком 1.

Схема 68 задания режима (фиг,5) содержит программируемый трехканальный таймер-счетчик 80 (типа 580ВИ53) „ схемы НЕ 81-83 и схемы И-НЕ 84-86, программируемый параллельный блок 87 регистровой памяти (типа 580BB56) схемы И-НЕ 88-95 и схемы НЕ 96-103.

Режим работы схемы 68 программируется путем занесения по шине "Дан" ные" управляющего слова и констант для каждого канала счетчика при на" личии на входе схемы соотнетствука1их сигналов — "Выбор- 1"", АДР. 4", "Адр.5", "Запись" и тактовой частоты задающего генератора. Константы определяют количество выходных импульсов по каждому к аналу .

По сигналу "Разрешение экл." выби" рается один иэ трех каналов схемы 68 и разрешается его работа.

14711.55

30

40

5

В блок 87 при соответствующих входных сигналах по шине "Данные" заносится. информация, которая позво.ляет организовать режим работы схемы

68 — параллельный или последовательный с интервалом один период тактовой частоты задающего генератора.

Кроме того, схема 68 задания режима формирует сигналы запрета установки канальных формирователей в третье состояние — "Запрет 1", "Запрет 2" и "Запрет 3", а также сигналы "Режим 1" и "Режим 2", разрешающие формирование сигналов "Канал 2" и "Канал 3" блоком 44 тактовых импульсов, Схема 68 формирует сигналы "Вкл. канала 1", "Вкл. канала 2" и "Вкл. канала 3, управлякицие подключением выходов канальных формирователей к коммутатору 47.

Блок 44 тактовых импульсов (фиг.6) содержит схемы HE 104-110 и схемы

И-HE 111-129 и предназначен для формирования импульсов "Канал 1", "Ка.нал 2" и "Канал 3", тактирующих работу канальных формирователей формирователя 45 выходных воздействий.

Работа блока 44 определяется программой, записанной в таймере-счетчике 80 (фиг.5), установочными сигна" лами Р6-Р11 задатчика 1 кодов и команд и тактовой частотой генератора

46.

Блок 44 состоит из трех каналов первый канал содержит схемы 104, 111115; второй канал содержит схемы 105, 106,110, 116-122; третий канал содержит схемы 107-109, 123-129, В соответствии с программой блок

44 организует работу каждого канала параллельно или последовательно с интервалом на период длительности тактовой частоты генератора 46.

Каждый канал обеспечивает работу в следующих режимах . формирование последовательности тактовых импульсов, количество которых записано в блоке 43 задания режима; выдачу уровней прямых или инверсных с длительностью, определяемой количеством периодов тактовой частоты генератора

46, записанной в блоке 43 задания режима.

Формирователь. 45 выходных воздей- ствий (фиг ° 7) содержит по три идентичных преобразователей 130-132 уровней и канальных формирователей 133135.

Каждый из преобразователей уровней (фиг.8) содержит транзисторы 136147, диоды 148-159, резисторы 160181, компараторы 182 и 183, конденсаторы 184-189. Преобразователь уровней предназначен для формирования напряжений питания U -U канального формирователя, а также напряжений

"Нижний уровень" и "Верхний уровень", управляющие выходными каскадами канального формирователя.

Кажпый из канальных формировате1 лей содержит схему И-HE 190, схемы

ИЛИ/ИЛИ-НЕ 191 — 193, транзисторы 194 и 195, диоды 196-201, резисторы 202224, ключ 225, конденсатор 226 и схему И-HE 227 (фиг.9). Канальный формирователь предназначен для преобразования логических сигналов ЭСЛ-схем (схемы 191 — 193) в уровни, требуемые для задания воздействия на выводы контролируемой схемы. Оконечные каскады выполнены на ненасыщенных ключах (транзисторы 228, 195) . Логические сигналы с выходов схем 191 — 193 преобразуются в управляющие сигналы для оконечных каскадов с помощью диф" ференциальных каскадов, выполненных на транзисторах 194,229-231 и 232235, Задающий генератор 46 (фиг.10) содержит схемы И-HE 236-239, схемы

НЕ 240 и 241, резисторы 242 и 243 и конденсаторы 244 и 245.

Задающий генератор вырабатывает тактовую частоту, синхронизирующую работу блоков.

Устройство для автоматического контроля интегральных схем осуществляет контроль статических параметров как интегральных схем комбинационного типа, так и контроль функционирования и контроль статических параметров интегральных схем с элементами памяти.

Контроль статических параметров интегральных схем комбинационного типа состоит из режима калибровки и режима измерения.

Режим калибровки.

По команде из задатчика 1 на выходе программируемого источника 3 напряжения устанавливается необходимое напряжение с помощью источника

2 опорного напряжения и резисторов

5 и 6. Полученное напряжение через измерительный резистор 8 и замкнутые контакты первого ключа 10 коммутато1471 155 ра 9 поступает через измерительную линию н а входы бло ка 13 подключения.

Отрицательная обратная связь с вывода измерительного резистора 8 через резистор 12 коммутатора 9 и повторитель 7 на второй вход программируемого источника 3 напряжения (резистор

5) обеспечивает компенсацию падения напряжения на измерительном резисторе 8, При этом через резистор 8 rfpoтекает ток утечки в измерительной линии коммутатора 9, цепях обратной связи (связь второго ключа 15 блока

13 подключения с входом повторителя через второй ключ 11 коммутатора 9) и повторителя 7. Падение напряжения на измерительном резисторе 8, пропорциональное току у ечки, выделяется сумматором 24 с помощью инвертора 20.

На первый вход сумматора 24 (суммирующий резистор 27) поступает напря. жение с выхода повторителя 7 через

I инвертор 20, выполненный на усилителе 21 с единичным коэффициентом усиления, определяемым резисторами 22 и 23. На второй вход сумматора 24 (суммирующий резистор 28) поступает напряжение с выхода программируемого источника 3 напряжения. Коэффициент передачи сумматора 24 определяется резистором 26 обратной связи. Выделенное напряжение с выхода сумматора

24 поступает на запоминающий конденсатор 41 через входной резистор, инвертирующий усилитель 34 и замкнутые контакты первого ключа 39. Запоминающий конденсатор 41 подключен к входу второго повторителя 35 с высокоомным входом, Напряжение на запоминающем конденсаторе 41 под действием отрицательной обратной связи, образованной резистором 37 обратной связи, устанавливается таким, что на выходе второго повторителя 35 появляется напря- жение, равное напряжению на выходе сумматора 24, но с противоположным знаком. Равенство напряжений обеспечивается равенством величин сопротивлений резистора 37 обратной связи и входного резистора 36. Таким образом, на выходе второго повторителя 35 присутствует напряжение, пропорциональное току утечки. Второй ключ 40 разомкнут, при этом на вход компаратора 29 (резистор 31 ) поступает напряжение с выхода сумматора 24, пропор- циональное току утечки, а с выхода источника 16 гр""íè÷íûõ значений— напряжение, соответствука!ие максимально допустимому току утечки. Необходимое напряжение на выходе источника 16 устанавливается резисторами

18 и 19 по команде с задатчика 1 с помощью источника 2.

Затем по команде задатчика первый ключ 39 размыкается, а запоминающий конденсатор 41 поддерживает на выходе второго повторителя 35 напряжение, соответствующее току утечки.

Режим измерения.

По команде зацатчика 1 замыкаются первый 14 и второй 15 ключи блока 13 подключения и испытательное напряжение с выхода программируемого источника 3 напряжения через измерительный резистор 8, коммутатор 9 и блок

2О 13 подключения поступает на вход контролируемой микросхемы 33. При этом через измерительный резистор 8 протекает сумма токов — тока утечки и тока контролируемой микросхемы 33.

25 Падение напряжения на измерительном резисторе 8 выделяется сумматором

24 с помощью инвертора 20 и поступа.ет на второй вход компаратора 29 (резистор 31), а также на входной ре".èñтор 36. При этом на первый вход компаратора 29 через суммирующий резистор 38 и замкнутый по команде задатчика 1 второй ключ 40 поступает напряжение, соответствующее инвертиро35 ванному току утечки, а на третий вход компаратора 29 (резистор 32) поступает напряжение с выхода источника 16 граничных значений, соответствующее граничному значению тока

40 контролируемой микросхемы 33. В этом случае сумма сравниваемых на компараторе 29 напряжений равна сумме напряжений на входах резисторов 38,31 и 32:

2 3

1 где П, — напряжение на резисторе 38; напряжение на резисторе 31 напряжение на резисторе 32.

Таким образом, входные токи контролируемой интегральной схемы конт-ролируются с высокой точностью с учетом токов утечки измерителя и измерительных линий.

Контроль статических параметров и функционирование интегральных схем

55 с элементами памяти.

В соответствии с программой контроля второй коммутатор 47 через вто1471155

9 рой блок 51 подключения подключает выходы формирователя 45 выходных воздействий к выводам контролируемой схемы 33 (например, счетному входу счетчика и к входам установки и сбро5 са). При коммутации выходы формирователя 45 находятся в третьем состоянии (с высоким импендансом).

Измеритель статических параметров в это время отключен от контролируемых выводов схемы 33 (ключи 11 коммутатора 9 и ключи 15 блока 13 подключения разомкнуты). Затем канальные формирователи 133"135 формирователя 45 переводятся в активное состояние, По команде задатчика 1 кодов и команд блок 44 тактовых импульсов в соответствии с заданным режимом вырабатывает необходимые импульсные последовательности (например, одиночный импульс или импульсную последовательность с заданным числом импуль-. сов). Импульсная последовательность поступает на вход формирователя 45 25 (сигналы "Канал 1", "Канал 2", "Канал 3"), преобразуется по амплитуде в соответствии с заданным верхним и нижним уровнями и через коммутатор

47 и блок 51 подключения поступает на соответствующий вывод контролируемой схемы 33. По окончанию импульсной последовательности контролируемая схема 33 устанавливается в требуемое состояние и устройство переходит к контролю. статических параметров. При этом контроль уровней выходного напряжения происходит следующим обраэом-. аа

Измеритель устанавливается в режим задания напряжения, при котором контакты коммутатора 9 замкнуты, контакты блока 13 разомкнуты и задается напряжение, соответствующее предпола- 45 гаемому уровню напряжения на контролируемом выводе. Измерительная линия заряжена до заданного напряжения (фиг.1).

Затем источник 3 перепрограммируется задатчиком 1 для задания напряжения, равного "0", а резистор 8 размыкается. Одновременно контакты блока 13 замыкаются. При этом измеритель переходит в режим измерения напряже55 ния, а измерительная линия доэаряжаЪ ется или разряжается контролируемои схемой в зависимости от того, больше или меньше уровень выходного напряжения или меньше напряжение на измерительной линии.

В случае годной контролируемой схемы 33 разница между предполагаемым (т.е. заданным на измерительной линии) и истинным значениями минимальна и в момент перехода к контро лю (перекоммутации) переходный процесс не вызывает сбоев и перегрузок контролируемой схемы.

Напряжение с контролируемого вывода схемы 33 через блок 13 подключения и коммутатор 9 поступает на вход повторителя 7 и через инвертор 20 на один вход сумматора 24, на второй вход которого поступает напряжение, равное "0", с выхода программируемого источника 3, запрограммированного на выдачу нулевого напряжения.

На коммутаторе 29 полученное.напряжение сравнивается с граничным значением с выхода источника 16 граничных значений.

Режим контроля токов входных интегральных схем с элементами памяти, Особенность контроля таких схем заключается в том, что состояние выводов определяется не только внешними логическими сигналами на входах, но и состоянием внутренних элементов памяти.

При контроле статических параметров напряжения на входах нарастают медленнее, чем допускается в технических условиях на быстродействующие схемы (например, интегральные схемы серий К130; К133; К530 и др.). Это проводит к тому, что внутренние элементы памяти (например, триггер), переключающиеся по фронту, не успевают переключиться, или схема успевает загенерировать на активном участке при изменении на ее входах логического состояния. Это приводит к установке произвольного состояния внутренних элементов, а при значительной длине измерительной линии может привести к перегреву или пробою контролируемой схемы.

Предлагаемое устройство для автоматического контроля позволяет.проводить контроль входных токов интегральных схем с элементами памяти указанных выше недостатков.

При контроле токов с заданием напряжения формирователь 45, находящийся в третьем состоянии, подключается через коммутатор 47 и блок 51 подклю147! 155

12 чения к контролируемому выводу схемы

33 и подается требуемый перепад логических уровней. При этом измеритель отключен от выводов схемы 33 (контакты коммутатора 9 и блока 13 разомкну5 ты) .

Затем измеритель программируется так, как описано выше (измерение пос- ле калибровки), и через коммутатор

9 и блок 13 подключается к контроли- руемому выводу. Формирователь 45 переводится в третье состояние и коммутатором 47 отключается от вывода схемы 33. При этом короткий фронт сигнала воздействия формируется формирователем 45, а переключение про— изводится при одинаковых напряжениях на контролируемом выводе и переходного процесса при переходе от воздействия от формирователя к воздействию от измерителя не происходит.

Таким образом, предлагаемое устройство обеспечивает контроль статических параметров не только интегральных схем последовательного типа, но и контроль статических параметров и функционирование интегральных схем с элементами памяти. Это достигается эа счет формирования импульсного воз- 3 действия с требуемыми характеристиками по длительности фронта и амплитуде и подачи этого воздействия на соответствующие контролируемые выводы °

Формула и з обретения

Устройство для автоматического контроля интегральных схем по авт.св °

У 1145311, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей и повышения быстродействия за счет совмещения функционального контроля с контролем статических параметров, в него введены блок задания режима, блок тактовых импульсов, формирователь выходных воздействий, задающий генератор, второй коммутатор и второй блок подключения, причем управляющие входы блока задания режима, блока тактовых импульсов, первый и второй управляющие входы формирователя выходных воздействий, управляющие входы задающего генератора и коммутатора соединены с соответствующими выходами задатчика кодов и команд, вход задающего генератора соединен с первым выходом блока задания режима, второй и третий выходы которого соединены соответственно с первым входом блока тактовых импульсов и с информационным входом формирователя выходных воздействий, третий управляющий вход кото" рого соединен с выходом блока такто- вых импульсов, второй вход которого соединен с первым выходом задающего генератора, второй выход которого соединен с входом блока задания режима, первый, второй и третий выходы формирователя выходных воздействий соответственно через первый, второй и третий ключи второго коммутатора соединены с первым, вторым и третьим входами второго блока подключения, первый выход которого соединен с клеммой для подключения первого вывода контролируемой схемы, a N-й выход— с клеммой для подключения N-ro вывода контролируемой схемы.

147)155

1471 l 55

4Риг.з

147 1155

1471155

1471155

14711 55

)47 ) 155

Составитель А.Коробков

Техред Л.Олийнык Корректор В.Романенко

Редактор Е.Папп

Заказ )605/48 Тираж 71l Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

313035, Москва, Ж-35, Раушская наб., д. 4!5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101