Устройство для обмена двухмашинного вычислительного комплекса

Устройство для обмена двухмашинного вычислительного комплекса

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и предназначено для объединения двух ЭВМ. Целью изобретения является повышение скорости обмена данными путем реализации прямого доступа к памяти обеих ЭВМ одновременно и исключения участия одной из них в обмене в режиме программного управления вводом или выводом данных. Цель достигается тем, что в устройство, содержащее два коммутатора интерфейса 1,2, триггер запроса 8, триггер направления обмена 34, триггер блокировки 6, счетчик числа слов 33, триггер запуска обмена 10 и шесть элементов И 26-31, дополнительно введены два формирователя импульсов 24,25, три элемента задержки 14-16, три коммутатора интерфейса 3-5, два счетчика адреса 12,13, три элемента запрета 17-19, триггер блокировки 7, триггер запроса 9, триггер запуска обмена 11, триггер требования обмена 35, триггер окончания обмена 36, четыре элемента ИЛИ 20-23 и элемент И 32. 4 ил.

СОЮЗ СОБЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„Я0„„1471198

yg 4 G 06 F 15/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР (21) 4328430/24-24 (22) 30.09.87 (46) 07.04.89. Бюл. Р 13 (72) В.Г.Жуковский и Н.Ф.Твердохлебов (53) 681.325 (088.8) .(56) Заявка ЕПВ 0 0057756, кл. G 06 Р 15/16, 1982.

Авторское свидетельство СССР

Ф 991403, кл. С 06 F 13/14, 1981, (прототип). (54) УСТРОИСТВО ДЛЯ ОБМЕНА ДВУХМАШИННОГО ВЫЧИСЛИТЕЛЬНОГО КОМПЛЕКСА (57) Изобретение относится к вычислительной технике и предназначено для объединения двух ЭВМ. Целью изобретения является повьппение скорости обменаданными путемреализации прямого доступа к памяти обеих ЭВМ одновременно и исключения участия одной из них в блоке в режимепрограммного управления вводом

1471198 или выводом данных. Цель достигается тем, что в устройство, содержащее два коммутатора интерфейса 12, триг—

rep запроса 8, триггер направления обмена 34, триггер блокировки 6, счетчик .числа слов 33, триггер запуска обмена 10 и шесть элементов

И 26-31, дополнительно введены два формирователя импульсов 24 и 25, Изобретение относится к вычислительной технике и предназначено для объединения двух ЭВИ, работающих в реальном масштабе времени.

Цель изобретения — повышение скорости обмена данными за счет обеспечения режима прямого доступа к памяти обеих 3ВМ одновременно.

На фиг.1 приведена структурная схема устройства; на фиг.2 — функциональная схема первого и второго ком.мутаторов интерфейса; на фиг.3 функциональная схема третьего комму— татора интерфейса; на фиг.4 — временная диаграмма цикла обмена данными между ЭВМ.

Устройство содержит (фиг.1) пер— вый 1, второй 2, третий 3, четвертый

4 и пятый 5 коммутаторы интерфейса, первый 6 и второй 7 триггеры блокировки, первый Я и второй 9 триггеры запроса4 первый 10 и второй 11 триггеры запуска обмена, первый 12 и второй 13 счетчики адреса, первый 14, второй 15 и третий 16 элементы задержки, первый 17, второй 18 и третид

19 элементы запрета, первый 20, второй 21, третий 22 и четвертый 23 .элементы ИЛИ, первый 24 и второй 25 формирователи импульсов, первый 26, второй 27, третий 28, четвертый 29, пятый 30, шестой 31 иседьмой 32 элементы И, счетчик 33 числа слов, триггер

34 направления обмена, триггер 35 требования обмена, триггер 36 окончания обмена, первый 37 и второй 38 информационные входы-выходы, первый

39 и второй 40 адресные входы, первый 41 и второй 42 адресные входы, первый 43 и второй 44 входы запроса, первый 45 и второй 46 выходы запротри элемента задержки 14-16, три коммутатора интерфейса 3-5, два счетчика адреса 12 и 13, три элемента запрета 17 — 19, триггер блокировки 7, триггер запроса 9, триггер запуска обмена 11, триггер требования обмена

35, триггер окончания обмена 36, четыре элемента ИЛИ 20-23 и элемент

И 32. 4 ил. са, первый 47 и второй 48 входы блокировки, первый 49 и второй 50 выходы блокировки, первый 51 и второй

52 входы предоставления прямого дос5. тупа к памяти, первый 53 и второй 54 входы первого направления обмена, первый 55 и второй 56 входы второго направления обмена, первый 57 и второй 58 входы требования обмена, выход 59 разрешения обмена, выход 60 требования обмена.

На фиг.1 показаны также канал 61 ввода-вывода первой ЭВМ 62 и канал

63 ввода-вывода второй ЭВИ 64.

Второй коммутатор 2 интерфейса включает (фиг,2) шинные формирователи 65,, 65,..., 65 и инвертор 66, вход которого объединен с выходами» входами шинных формирователей 651, 65„ и является первым входомвыходом второго коммутатора 2, а выход — с управляющими входами выбора шины (BE) шинных формирователей

25 65,..., 65„, причем вход выбора кристалла (ВК) именных формирователей

654,..., 65„ объединены и являются третьим управляющим входом второго коммутатора 2, управляющий вход BE шинного формирователя 65, подключен к источнику сигнала логического нуля (потенциалу "земля"), а его вход А

1 соединен с третьим управляющим входом второго коммутатора интерфейса 2, 35

Первый коммутатор 1 интерфейса (фиг.2) содержит шинные формирователи 674, 67,..., 67„ и инвертор 68 и имеет соединение указанных блоков между собой, идентичное соединению аналогичных блоков второго коммута тора 2 интерфейса, причем входы А шинных формирователей 65@ и 65„ вто1471198

55 рого коммутатора 2 интерфейса объединены и соединены с объединенными входами С шинных формирователей

67, ° ., 67„ первого коммутатора 1 интерфейса, выходы С шинных формиро5 вателей 65 9...9 6599 второго коммутатора 2 объединены и соединены с входами А шинных формирователей 67 9

° ° ° 9 67. Первого коутатора 1 K 10 входам А шинных формирователей 65 9

65„ 67„ подключены соответственно первые и вторые управляющие входы соответствующих коммутаторов 1 и 2, авыходы С шинных формирователей

65„и 67„соединены с выходами соответствующих коммутаторов 1 и 2.

Третий коммутатор 3 интерфейса включает (фиг.З) шинные формирователи

69,,..., 69 9 объединенные входывыходы В которых являются первым входом коммутатора 3, шинные формирователи 69 „„ ...9 69 „, объединенные входы-выходы В которых являются вторым. входом коммутатора 3, три селек- 25 тора 701, 70 и 70> адреса, каждый из которых содержит последовательно соединенные регистр 7 1 адреса, схему 72 совпадения кодов, триггер

73 и элемент И 74, выход которого яв- 0 ляется выходом селектора 70; (i = — 1,3) адреса, и элемент ИЛИ, входы которого подключены к выходам селекторов 70; (i = 1,3) адреса, а выход соединен с входами ВШ всех шинных формирователей 69„ и 69„ и входам А шинных формирователей 69„ и 69 „, причем объединенные выходы С шинных формирователей 69,,..., 69 „ соединены с вторыми входами схем 72 совпадения кодов, триггера 43 и элемента И 74 селектора 70> (i = 1,3)адреса и яв,ляются информационным выходом коммутатора 3, к которому подключены информационные входы счетчика 33 чис- 45 ла слов и счетчиков 12 и 13 адреса, а синхровходы указанных счетчиков подключены к выходам соответственно селекторов 70,, 70 и 70 адреса.

Устройство работает следующим образом, 50

В исходном состоянии триггеры б11 и 34-36 приведены в нулевое состояние. Обмен данными начинается по инициативе одной из 3ВМ 62 или 64, которая при помощи соответствующей программы осуществляет начальную установку устройства с учетом требуемого обмена.

Предположим, что второй ЭБМ 64 необходимо передать массив данных определенного объема из определенной зоны собственной памяти в определенную зону памяти первой ЭБМ 62. При первоначальной установке устройства вторая ЭВМ 64 считывает через свой канал 63 ввода-вывода состояние второго триггера 7 блокировки, нулевое начальное состояние которого свидетельствует о там, что устройство не занято первой ЭВМ 62. Затем вторая

ЭВМ 64 через открытый сигналом с инверсного выхода второго триггера 7 блокйровки шестой элеме" ò " 31 выдает сигнал, поступающий на вход записи единицы первого триггера б блокировки и устанавливаю ций егс в единичное состояние. Сигнал логической единицы с прямого выхода перво о триггера 6 блокировки поступает через канал

61 ввода †выво в первую ЭВМ 62, оповещая ее о занятости устройства для обмена, а также на второй управляющий вход третьего коммутатора 3 интерфейса, подготавливая его к передаче информации из канала 63 вводавывода второй ЭВМ 64. Одновременно сигнал логическога нуля с инверсного входа первого триггера б блокировки поступает на первый вход второго элемента И 27, алскируя прохождение через него сигнала захвата устройства для обмена на вход второго триггера 7 блокировки от первой ЭВМ

62 через канал 61 ввода-вывода.

Затем вторая ЭВМ 64 в соответствии. с требуемым направлением обмена выдает через канал 63 ввода-вывода на второй вход третьего элемента

ИЛИ 22 сигнал, устанавливающий триггер 34 направления обмена в единичное состояние. Сигнал логической единицы с выхода триггера 34 открывает третий 28 и пятый ЗО элементы

И и запирает для прохождения сигналов первый 17 и второй 18 элементы запрета.

Далее вторая ЭВМ 64 последовательно выдает через канал 63 ввода-вывода на второй информационный вход третьего коммутатора 3 интерфейса дополнительныйкод числа ячеек, памяти, содержимое которых передается через

V устройство обмена (числа слов), прямой код начального адреса зоны памяти второй ЭВМ 649 а также через прямой код начального адреса зоны

147 памяти первой ЭВМ 62. Перечисленные коды заносятся в счетчик 33 числа слов, а также в 12 и второй 13 счетчики адреса.

Начальная установка устройства для обмена завершается выдачей из второй ЭВМ 64 через канал 63 вводавывода и второй элемент ИЛИ 21 сигнала на вход записи единицы триггера 35 требования обмена, сигнал единичного состояния которого поступает через каналы 61 и 63 в обе ЭВМ

62 и 64 в качестве сигнала требования прямого доступа к памяти.

Если в момент получения сигнала требования прямого доступа к памяти каждая ЭВМ 62 и 64 выполняет текущую команду без обращения к своему каналу ввода †выво, т.е. не работает с памятью или внешними устройствами (на фиг.1 не показаны), то обе ЭВМ 62 и 64 по завершении выполнения текущего машинного цикла переходят в состояние приостанова своей работы по программе и вьщают сигналы предоставления прямого доступа к памяти через соответствующий канал 61 и 63 ввода-вывода, которые поступают на входы записи единицы первого 10 и второго 11 триггеров запуска обмена.

Если в момент поступления сигнала требования прямого доступа к памяти одна или о6е 33M 62 и 64 выполняют команду с обращением к памяти или устройству ввода-вывода через свой канал 61 или 63, то сигнал предоставления прямого доступа к памяти от данной ЭВМ 62 или 64 поступает только после полного завершения выполнения этой команды.

Таким -образом, обмен данными начинается после поступления сигналов предоставления прямого доступа к памяти от обеих ЭВМ 62 и 64, о чем свидетельствует совпадение сигналов логической единицы на обоих входах четвертого элемента И 29. Обмен данными осуществляется под действием формируемых в устройстве сигналов, последовательность появления которых иллюстрируется приведенной на фиг.4 диаграммой, На выходе четвертого элемента И 29 формируется сигнал, поступающий через каналы 61 и 63 в обе ЭВМ 62 и 64 и отключающий их от подключенных к каналам ввода-вывода блоков памяти

1198 6 ное для срабатывания коьжутаторов 1, 2, 4 и 5, формируется импульсный сигнал, поступающий через открытый третий элемент И 28 на первый управЗ0 ляющий вход второго коммутатора 2 интерфейса и через него — в канал

63 второй ЭВМ 64 в качестве сигнала

"Вывод". По этому сигналу из ячейки памяти второй ЭВМ 64, адрес которой поступает с выхода четвертого ком35 мутатора 4 интерфейса, по первому входу-выходу открытого второго ком мутатора 2 интерфейса на второй его вход-выход поступают данные, сопро40 вождаемые сигналом подтверждения вывода, формируемым на выходе второго коммутатора 2 интерфейса. Данные с второго входа-выхода второго коммутатора 2 поступают на второй входвыход открытого первого коммутатора

1 и через него — в канал 61 первой

ЭВМ 62. Сигнал с выхода второго коммутатора 2 через открытый пятый элемент И 30 поступает на первый управ50 * лякяций вход первого коммутатора 1 и через него — в канал 61 первой ЭВМ

62 в качестве сигнала "Ввод". По этому сигналу в ячейку памяти, адрес которой поступает с выхода второго счетчика 13 адреса,:записываются по

55, первому входу-выходу первого комму татора 1 интерфейса данные, что подтверждается формированием в канале

61 сигнала, поступающего через пер5

25 и внешних устройств ввода-вывода. Одногременно выходной сигнал четвертого элемента И 29 поступает на управляющие входы четвертого 4 и пятого 5 коммутаторов интерфейса и управляющие входы первого 1 и второго 2 коммутаторов интерфейса. По этому сигналу коммутаторы 1 2, 4 и 5 обеспечивают подключение своих входов-выходов к каналам 61 и 63 ввода-вывода обеих ЭВМ 62 и 64 для ввода информации в указанные машины. При этом в канал 61 первой ЭВМ 62 с выхода второго счетчика 13 адреса поступает начальный адрес зоны памяти, в кото,рую будут передаваться данные,а в канал

63 второй ЭВМ 64 с выхода первого счетчика 12 адреса поступает начальный адрес зоны памяти, из которой будут передаваться данные, Сигнал с выхода четвертого элемента И 29 поступает также на вход первого элемента 14 задержки, на выходе которого через время, достаточ1471198 вый коммутатор i интерфейса на его выход.

С выходов первого и второго коммутаторов интерфейса сигналы под-. тверждения операций "Вывод" и Ввод" поступают поочередно через первый элемент ИЛИ 20 на счетный вход триггера 36 окончания обмена, осуществ ляя его переключение первоначально в состояние логической единицы, а затем логического нуля. По сигналу перепада выходного сигнала триггера

36 из единицы в нуль первый формирователь 25 импульсов формирует сиг--. нал, по котороМу обнуляется триггер

35 требования обмена, первый 10 и второй 11 триггеры запуска обмена и увеличивается на единицу содержимое счетчика 33 числа слов и перво- 2р го 12 и второго 13 счетчиков адреса.

При обнулении триггеров 10 и 11 сигнал на выходе четвертого элемента

И 29 снимается, оповещая через каналы 61 и 63 обе ЭВМ 62 и 64 о 25 разрешении дальнейшего выполнения следующего цикла текущей команды или следующей команды текущей программы.

Сигнал с выхода первого формиро-. 30 вателя 24 импульсов поступает также на вход третьего элемента 16 задержки, на выходе которого через время, соответствующее выбранному при первоначальной настройке устройства темпу (скорости обмена данными, формируется импульсный сигнал, поступающий на прямой вход третьего элемента

19 запрета. На инверсный вход элемента 19 поступает сигнал нулевого 4о состояния счетчика 33 числа слов, который в данном случае отсутствует и, следовательно, разрешает прохождение сигнала с выхода третьего элемента 16 задержки через третий эле 45 мент 19 запрета и второй элемент

ИЛИ 2 1 на вход записи единицы триггера 35, переводя его в единичное состояние.

Выходной сигнал триггера 35 поступает через каналы 61 и 63 в обе

ЭВМ 62 и 64, оповещая их о запросе прямого доступа к памяти для обмена следующим словом данных. По этому сигналу осуществляется следующий

55 цикл обмена данными между последующими по адресам ячейками памяти обеих

ЭВМ до тех пор, пока не станет равным нулю содержимое счетчика 33 числа слов, появление выходного сигнала нулевого состояния которого свидетельствует о том, что обмен массивом данных заданного объема завершен. Сигнал нулевого состояния счетчика 33 поступает на инверсный вход третьего элемента 19 запрета, блокируя прохождение через него сигнала установки триггера 35. Одновременно выходной сигнал счетчика 33 поступает на вход второго формирователя 25 импульсов, на выходе которого появляется сигнал, поступающий через открытый сигналом с прямого выхода первого триггера 6 блокировки первый элемент И 26 на вход записи единицы первого триггера 8 запроса. По этому сигналу триггер 8 переключается в единичное состояние, а сигнал с прямого его выхода поступает в канал 63 вводавывода второй ЭВМ 64,оповещая ее о завершении обмена массивом данных, по которому вторая ЭВМ 64 переводит первый триггер 8 запроса в нулевое состояние, Одновременно сигнал с выхода второго формирователя 25 импульсов поступает на вход второго элемента 15 задержки,iна выходе которого через время, достаточное для срабатывания первого триггера 8 запроса, появляется сигнал, поступающий на вход записи нуля первого триггера б блокировки и переводящий . его в нулевое состояние. Сигнал нулевого состояния триггера 6 поступает через канал 61 в первую ЭВМ 62, оповещая ее об освобождении устройства для обмена.

Аналогично осуществляется обмен данными по инициативе первой ЭВМ 62, которая имеет доступ к вторым триггерам 7 и 9 соответственно блокировки и запроса, к счетчику 33 числа слов и обоим счетчикам 12 и 13 адреса, а также к триггерам 34 и 35 соответственно направления обмена и требования обмена. Если при этом требуется передать данные в обратном направлении, то в этом случае триггер

34 устанавливается в нулевое состояние, что обеспечивает перекоммутацию последовательности формирования сигналов "Ввод" и "Вывод" на выходах первого 17 и второго 18 элементов запрета (фиг,4,сигналы, отмеченные уфрами в скобках).

9 147

Темп (скорость) обмена данными может быть первоначально (при изготовлении устройства) настроен заданием времени t задержки сигнала воспроизведения требования обмена третьим элементом 16 .задержки. Если

t = О, то сигнал с выхода триггера

35 требования обмена практически не снимается; поэтому обе ЭВМ 62 и 64 остаются приостановленными до тех пор, пока не завершится весь процесс обмена заданным массивом данных.

Этому случаю соответствует максимальная скорость обмена данными между

ЭБМ 62 и 64. Увеличением времени можно задать необходимый более медленный темп обмена данными между ЭВМ

62 и 64, который определит ту долю машинного времени, которая будет отбираться на обмен данными без прекращения выполнения текущей программы, не связанной с обменом.

Пример технической реализации первого 1 и второго 2 коммутаторов интерфейса (фиг.2) ориентирован на подключение к .каналам 61 и 63 ввода-вывода ЭВМ 62 и 64, построенных по правилам интерфейса VNIBUS(Q-BOS) "Общая шина", например мини-ЭВМ СМ-4 или микро-3BN "Электроника-60М", "Электроника NC 1201.02".В качестве шинных формирователей 651 и 671 (i = 1,h) при этом могут использоваться микросхемы типа К 589 АП 16 (АП 26), число П которых берется, исходя из разрядности передаваемой через коммутаторы 1 и 2 информации.

Шинные формирователи 651 и 67;, (i = 1, и) при отсутствии сигнала на входах ВК обеспечивает полный разрыв связей между каналами 61 и 63 обеих

ЭВМ 62 и 64. С приходом сигнала по третьим управляющим входам коммутаторов 1 и 2 (на входы ВК шинных фор мирователей 65; и 67„) обеспечивается соединение первых входов-выходов

В шинных формирователей 65; и 67; (i = 1,h) с входами А. Такое соединение определяется состоянием входов

ВШ шинных формирователей. 65; и 67; (i = i,h), на которые подан сигнал логической единицы с выходов инверторов 66 и 68 при отсутствии на их входах сигнала синхронизации пассивного устройства СИП. Сигнал СИП в данном примере является сигналом подтверждения нормального завершения

1198 10 лях типа К 589 АП 16 (АП 26) строит35 .ся третий коммутатор 3 интерфейса (фиг,3)-, который при отсутствии сигналов на первом и втором управляющих входах (входах ВК шинных формировате40

50 ков 12, .13 или 33), Для распознания

55 адреса третий коммутатор 3 интерфейса содержит три селектора 70q 70

30 операции ввода или вывода данных из каналов 61 и 63.

Сигнал включения коммутаторов 1 и 2 поступает через шинные формирователи 65, и 67, в каналы 61 и 63 в качестве синхронизации активного устройства СИА, определяющего занятость указанных каналов операции ввода или вывода данных, которые начинаются с поочередным приходом сигналов на,первые и вторые управляющие входы первого 1 и второго 2 коммутаторов интерфейса. Эти сигналы поступают через открытые шинные формирователи 65 и 67„ в каналы 61 и 63 в качестве сигналов "Ввод" или "Вы1I вод, на которые адресованное пассивное устройство (ячейка блока памяти) отвечает сигналом СИП. Сигнал СИП, поступив из канала 61 или 63 на вход инвертора 66 или 68, обеспечивает формирование на его выходе сигнала, который подается на входы ВШ шинных формирователей 65; и 67; (i = 2 h) и осуществляет соединение входа-выхода В с выходами С и, следовательно, поступление сигнала СИП на выход первого 1 или второго 2 коммутаторов интерфейса в качестве сигнала.подтверждения нормального завершения операции ввода или вывода данных.

Аналогично на щинньг< формирователей 69„, 69„, 69„„,...., 69„) обеспесивает полное отключение информационных входов счетчика 33 числа слов и обоих счетчиков 12 и 13 адреса от каналов 61 и 63 ввода-вывода. В данном варианте технической реализации третьего коммутатора 3 интерфейса предполагается работа с каналами 61 и 63 ввода-вывода микро-3ВМ типа

"Электроника-60" и Электроника

МС.1201,02", в интерфейсе которых шины данных и шйны адресов совмещены конструктивно и выдача начинается с выдачи адреса внешнего устройства (в данном примере одного из счетчии 70> адреса, в регистре 71 адреса. которого хранится закрепленный за соответствующим счетчиком адрес.

11

147

Предположим, что вторая ЭВМ 64 выдала на второй управляющий вход третье-, го коммутатора З.интерфейса сигнал, а на его первый информационный вход (входы-выходы В шинных формирователей 69„„,..., 69,) — адрес счетчика

33 числа слов. При этом сигнал СИП на входах ВШ шинных формирователей

69„„„ ..., 69„ отсутствует, что обес-, печивает соединение входов В с выходами С и, следовательно, поступление выданного адреса на входы всех схем 72 совпадения. Выданный адрес совпадает с кодом, хранящимся в ре". гистре 71 адреса только селектора 70 адреса, поэтому на выходе соответствующей схемы 72 совпадения появляется сигнал логической единицы, поступающий на установочный вход триггера 73. На другой вход триггера

73 поступает сопровождающий выдаваемый, код адреса сигнала СИА, по которому триггер 73, переключившись, подготавливает для прохождения сигнала элемент И 74.

Затем из канала 63 через шинные формирователи 69 „,..., 69 „ поступает дополнительный код числа слов, поступающий на информационные входы счетчиков 33, 12 и 13. Этот код сопровождается сигналом "Вывод", ко. торый.проходит только через элемент

И 74 селектора 70 адреса на стробирующий вход счетчика 33 числа слов, осуществляя запись в него выданной информации. Одновременно сигнал с выхода селектора 701 адреса через элемент ИЛИ 75 подается на входы ВШ шинных формирователей 69 +,,..., 69„, и выход А шинного формирователя 69 „ что обеспечивает поступление его в канал 63 в качестве сигнала СИП, извещающего вторую 3ВМ 64 о нормальном завершении операции вывода. Аналогично заносится информация в счетчики

12 и 13, а также при выдаче данных из первой ЭВМ 62 через шинные форми-, рователи 69<,, 69„. Селекторы

701, 70 и 70 легко реализуются с использованием в качестве схем 72 совпадения микросхем типа К 155 СП1, а счетчики 33, 12 и 13 — на базе микросхем К 155 ИЕ7.

Формула из обретения

Устройство для обмена двухмашинного вычислительного комплекса, содер12

1198 информационный вход-выход второго коммутатора интерфейса подключен к второму информационному входу-выходу устройства, второй информационный вход-выход первого коммутатора интерфейса соединен с вторым информационным входом-выходом второго коммутатора интерфейса, выход седьмого элемента И подключен к входу записи единицы вторorо триггера запроса, выход которого соединен с первым выходом запроса устройства, вход записи нуля второго триггера запроса подключен к первому входу запроса .

55,устройства, выход третьего коммутатора интерфейса соединен с информационными входами счетчика числа слов, жащее первый и второй коммутаторы интерфейса, первый триггер запроса, триггер направления обмена„ первый триггер блокировки, счетчик числа

5 . слов, первый триггер запуска обмена и шесть элементов И, причем первый информационный вход-выход первого коммутатора интерфейса подключен к первому информационному входу-выходу устройства, первый вход первого элемента И соединен с первым выходом первого триггера блокировки, инверсный выход которого подключен к первому входу второго элемента И, выход первого элемента И соединен с входом записи единицы первого триггера запроса, первый вход третьего элемента

И подключен к прямому выходу триггера направления обмена, первый вход четвертого элемента И соединен с прямым выходом первого триггера запуска обмена, выход пятого элемента

И подключен к первому управляющему

25 входу первого коммутатора интерфейса, выход шестого, элемента И соединен с входом записи единицы первого триггера блокировки, о.т л и ч а ю— щ е е с я тем, что, с целью повыше-. ния скорости обмена данными путем обеспечения режима прямого доступа к памяти обеих ЭВМ одновременно, в него введены два формирователя импульсов, три элемента задержки, тре35 THH четверTbIH и пятый ком угагоры интерфейса, два счетчика адреса, три элемента запретя, второй триггер блокировки, второй триггер запроса, второй триггер запуска обмена,триг40 гер требования обмена; триггер окончания обмена, четыре элемента ИЛИ и седьмой элемент И, причем первый

1471198 первого счетчика адреса и второго счетчика адреса, выход которого подключен к информационному входу пятого коммутатора интерфейса, выход пятого коммутатора интерфейса соединен с первым адресным выходом устройства, выход первого счетчика адреса подключен к информационному входу четвертога коммутатора интерфейса, выход которого соединен с вторым адрес" ным входом устройства, первый информационный вход третьего коямутатора интерфейса подключан к первому адресному входу устройства. второй информационный вход третьего коммутатора соединен с вторым адресным входом устройства,, выход триггера направления обмена подключен к первому входу пито с элемента И, инверсному входу перього элемента запрета и инверсному входу второго элемента запрета, вьп од первого элемента зацержки соединен с BTopblM входом третьего элемента И и прямым входом первого элемента запрета, выход четвертсгс элемента И подключен к входу первого элемента задержкиo трeTbeI му управляюшему входу первого коммутато-.::а интерфейса... третьему управляющему входу второго коммутатора интерфейса, управляющему входу четвертогэ ком 7татора интерфейса, управляюще7.g входу пятого коммутатора интерфейса и выходу разрешения обмена устройства, выход третьего элемента И соединен с. первым управляющим входом второго коммутатора интерфейса, второй управляющий вход кото-, рого подключен к выходу второго элемента запрета, второй управляющий вход первого коммутатора интерфейса соединен с выходом первого элемента запрета, выход первого коммутатора инт рфейса подключен,к прямому входу второго элемента запрета и первому входу первого элемента ИЛИ, второй вход ко-орого соединен с вторым в::.,эдом пятого элемента И и выходом второго коммутатор интерфейса,, вьгход первого элемента ИЛИ подключен к счетному входу триггера окончания обмена, прямой выход которого соединен с входом первого формировател,-" импульсов, выход первого фСВМИPOBатeB »illI 7IBOOB DoiiКЛЮiIeH K

Вкс77",7 З 1П7 И луп р рр трГф1ра трабОВаг7ня обмена счет, ому входу счетчика числа слов, <",-iетному входу первого счетчи55 дом седьмого элемента И. первым управляющим входом третьего коммутато.ра интерфейсаи первымвыходом блокировки устрОйства, Второй Выход блокировки устройства соединен с прямьм выходом ка адреса, счетному входу второго счетчика адреса, входу записи нуля первого триггера запуска обмена, входу записи нуля второго триггера

5 запуска обмена и входу третьего элемента задержки, выход которого соединен с прямым входом третьего элемента запрета, выход нуля счетчика числа слов подключен к входу второго формирователя импульсов и ин-. версному входу третьего элемента запрета, выход которого соединен с первым входом второго элемента ИЛИ, выход второго элемента ИЛИ подключен к входу записи единицы триггера требования обмена, прямой выход которого соединен с выходом требования обмена устройства, второй и третий

yg входы второго элемента ИЛИ подключены соответственно к первому и второму входам требования обмена устройства, вход записи единицы первого триггера запуска обмена соединен

25 с первым входом предоставления прямого доступа к памяти устройства, второй вход предоставпения прямого доступа к памяти устройства подключен к входу записи единицы второго триг3О гера запуска обмена, прямой выход которого соединен с вторым входом четвертого элемента И, первый и второй входы третьего элемента ИЛИ подключены соответственно к первому и

35 второму входам первого направления обмена устройства, первый и второй входы четвертого элемента И1Л подключены соответственно к первому и второму входам второго направления обмена устройства, выход третьего элемента ИЛИ соединен с входом записи единицы триггера направления обмена, вход записи нуля которого подключен к выходу чегвертого элемента ИЛИ, выход второго формирователя импульсов соединен с входом второго элемента задержки, вторым входом первого элемента И и первым входом седьмого элемента И, выход второго элемента задержки подключен к входу записи нуля первого триггера блокировки и входу записи нуля второго триггера блокировки, прямой выход которого соединен свторым вхо15

f47 t 198 первого триггера блокировки и вторым блокировки подключен к первому входу управляющим входом третьего комму- шестого элемента И, второй вход кототатора интерфейса, вход записи еди- рого является вторым входо р хо ом блокировницы второго триггера блокировки под- ки устройства, вход записи нУля и ключен к выходу второго элемента И, прямой выход первого триггера запроса второй вход которого является пер- являются соответственно вторым входом вым входом блокировки устройства, запроса и вторым выходом запроса устинверсный выход второго триггера ройства.

0m& g9

Диг.Я

Ов Й.7

Евана

1471198 ны

Рык

8bN

tbe

Корректор М. Пожо

Редактор А.Мотыль

Заказ 1609/50 Тираж 667 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35 ° Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент,", г. Ужгород, ул. Гагарина, 101

BbM

Ны

Составитель В.Есипов

Техред Л..Олийньпс