Система автоматического регулирования газотурбинного двигателя

Реферат

 

1. Система автоматического регулирования газотурбинного двигателя, содержащая задатчик статического режима, задатчик переходного режима, последовательно соединенные первый элемент сравнения, первый усилитель и селектор, имеющий второй вход, последовательно установленные датчик рабочего параметра двигателя и измеритель рабочего параметра, выходом связанный с первым входом второго элемента сравнения, отличающаяся тем, что, с целью повышения надежности за счет защиты в нештатных режимах работы, она дополнительно содержит интегратор, имеющий вход установки начальных условий, ключ с управляющим входом, сигнализатор нештатного режима с двумя входами, соединенный выходом с управляющим входом ключа, задатчик начального уровня с двумя входами, выходом связанный через ключ с входом установки начальных условий интегратора, при этом интегратор входом соединен с выходом селектора, а выходом - с вторым входом второго элемента сравнения и первым входом первого элемента сравнения, второй вход которого подключен к выходу задатчика статического режима, а выход задатчика переходного режима связан с первыми входами сигнализатора нештатного режима и задатчика начального уровня, вторые входы которых соединены соответственно с выходами второго элемента сравнения и измерителя рабочего параметра, и вторым входом селектора.

2. Система по п.1, отличающаяся тем, что задатчик начального уровня с двумя входами содержит блок задания опорного сигнала, вход которого является первым входом задатчика начального уровня, и третий элемент сравнения, первым входом связанный с выходом блока задания опорного сигнала, второй вход и выход которого являются соответственно вторым входом и выходом задатчика начального уровня.

3. Система по п.1, отличающаяся тем, что сигнализатор нештатного режима с двумя входами содержит задатчик допустимой ошибки, вход которого является первым входом сигнализатора нештатного режима, последовательно установленные четвертый элемент сравнения, первый и второй входы которого являются соответственно выходом задатчика допустимой ошибки и вторым входом сигнализатора нештатного режима, схему временной задержки и компаратор, выход которого - выход сигнализатора нештатного режима.