Способ аналого-цифрового преобразования и устройство для его осуществления

Способ аналого-цифрового преобразования и устройство для его осуществления

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в системах автоматизации научных экспериментов. Цель - повышение чувствительности и точности преобразования. Сущность способа заключается в многократном за время измерения преобразовании входного сигнала во временной интервал и нахождении его среднего значения, причем отличительным признаком является автоматический выбор верхнего порога сравнения при этом преобразовании в зависимости от величины входного сигнала. Устройство для аналого-цифрового преобразования содержит интегратор 1, блок 2 умножения, первый и второй компараторы 3, 4, блок 5 управления, генератор 6 тактовых импульсов, цифровой ключ 7, первый и второй счетчики 8, 9, накопительный регистр 10, цифроаналоговый преобразователь (ЦАП) 11, регистр 12, блок 13 деления, управляющую входную шину 14, входную шину 15 преобразуемого сигнала, входную шину 16 нижнего порога сравнения, выходную шину 17. При выполнении ЦАП 11 функциональным устройство может быть использовано в качестве аналого-цифрового преобразователя с нелинейной шкалой преобразования. 2 с. и 1 з.п.ф-лы, 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

gg g Н 03 М 1/52

ВСЕСОЮЗНАЯ

ПШНтЮ Ш11 " ."Ни

Е АБЛАЯ 1О ТEAA

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4039038/24-24; 4039038/24-24 (22) 07.02,86 (46) 15.04.89. Бюл. У 14 (75) Е.А.Андреев, Н.Я.Искренко, С.П.Ситько, М.И.Скопюк и В.А.Шевченко (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 1075405, кл. H 03 М 1/52, 1982.

Авторское свидетельство СССР

У 959276, кл. Н 03 М 1/52, 1981. (54) СПОСОБ АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ (57) Изобретение относится к автоматике и вычислительной технике и может быть испольэовайо в системах ав" томатиэации научных экспериментов.

Цель. — повышение чувствительности и точности преобразования. Сущность способа заключается в многократном, эа время измерения преобразовании входного сигнала во временной интер1

„„SUÄÄ 1473083 А1 вал и нахождении его среднего значения, причем отличительным признаком является автоматический выбор верхнего порога сравнения при этом преобразовании в зависимости от величины входного сигнала. Устройство для аналого-цифрового преобразования содержит интегратор 1, блок 2 умножения, первый и второй компараторы 3, 4, блок 5 управления, генератор 6 тактовых импульсов, цифровой ключ 7, первый и второй счетчики 8, 9, накопительный регистр 10, цифроаналого вый (ЦАП) преобразователь 11, регистр 12, блок 13 деления, управляю" щую входную пину 14, входную шину

15 преобразуемого сигнала, входную шину 16 нижнего порога сравнения, выходную шину 17. При выполнении ЦАП

ll функциональным устройство может быть использовано в качестве аналого-цифрового преобразователя с нелинейной шкалой преобразования. 2 с. и 1 з.п. ф-лы, 2 ил. вВ

1473083

Изобретение относится к автоматике и вычислительной технике и может быть использовано для преобразования аналоговых сигналов в цифровые, например сигналов, генерируемых детектором под действием рентгеновского излучения в ядерной радиоэлектронике.

Цель изобретения — повышение чувствительности и точности аналого-циф- 10 рового преобразования.

На фиг.1 приведена функциональная схема устройства для аналого-цифрового преобразования; на фиг.2 схема блока управления. 15

Устройство для аналого-цифрового преобразования (фиг.1) содержит интегратор 1, блок 2 умножения, первый и второй компараторы 3 и 4, блок 5 управления, генератор 6 тактовых им.пульсов, цифровой ключ 7, первый и второй счетчики 8 и 9, накопительный регистр 10, цифроаналоговый преобразователь (ЦАП) 11, регистр 12, блок

13 деления, управляющую входную шину 14, входную шину 15 преобразуемого сигнала, входную шину 16 нижнего порогового сравнения, выходную шину

17, 30

Блок управления (фиг. 2) содержит первый RS-триггер 18, первый и второй формирователи 19 и 20 импульсов, первый элемент И 21, второй RS-триггер 22, второй элемент И 23, третий 35 формирователь 24 импульсов, третий и четвертый RS-триггеры 25 и 26, четвертый, пятый и шестой формирователи

27, ?8 и 29 импульсов, элемент ИЛИ

30, седьмой, восьмой и девятый фор- 40 мирователи 31, 32 и 33 импульсов, третий элемент И 34, пятый RS-триггер 35.

Способ аналого-цифрового преобра45 зования основан на использовании свойства расширения динамического диапазона аналого-цифрового преобразования сигналов при IIoBkIL ении разрядности преобразования, .обусловленного зависимостью разрядности преобразования от числа уровней квантования преобразуемого сигнала. Согласно предлагаемому способу осуществляют заданную разрядность преобразования сигналов с нулевого нижнего значения динамического диапазона без снижения чувствительности и точности преобразования.

Устройство, реализующее способ аналого-цифрового преобразования работает следующим образом. В исходном состоянии сигналом с первого выхода блока 5 управления интегратор 1 заблокирован, напряжение на его выходе удерживается на уровне ниже порога срабатывания первого компаратора 3, задаваемого сигналом на входной шине

16, первый и второй счетчики 8 и 9 находятся в нулевом состоянии. Код с выхода первого счетчика 8 подается на вход регистра 12 который включен в режим записи входного кода.

Инверсный двоичный код с выхода регистра 12 подается на ЦАП 11, при помощи которого формируют выходное напряжение в соответствии с формулой вью где (Н) — код на выходе первого г счетчика 8 в двоичном представлении; (1

И1 — инверсный код на выходе z регистра 12 в двоичном и представлении (в общем случае); аЬ вЂ” цена одного кванта цифроаналогового преобразования.

Напряжение на выходе ЦАП 11 в исходном состоянии принимает заданное максимальное значение. По сигналу, поступающему по шине !4, блок 5 управления разрешает работу интегратора 1 и входной ток, поступающий по шине 15, начинает заряжать емкость

С интегратора 1. Напряжение на выходе интегратора 1 меняется в соответствии с формулой

1их t

t в х где t — текущее время; — входной ток устройства.

Увеличение напряжения на выходе интегратора 1 приводит к тому, что в некоторый момент времени t„ срабатывает первый компаратор 3. В этот момент времени разблокируется цифровой ключ 7 и сигналы с генератора

6 тактовых импульсов начинают поступать на счетный вход первого счетчика 8. По мере заполнения первого счетчика 8 двоичный код íà его выходе увеличивается, а инверсный код на выходе регистра 12 уменьшается.

1473083

Так как этот код поступает на ЦАП

11, то напряжение íà его выходе ступенчато уменьшается от исходного максимального значения до

Uå .„fNõ3, где ГИ 1 " текущее значение двоична"

Г„ го кода на выходе перво- го счетчика 8.

Напряжение на выходе интегратора

1 продолжает расти и в некоторый момент времени U b,„ сравняется с напряжением Us„„ . При этом срабатывает второй компаратор 4. В этот мо" мент времени t блокируется цифровой ключ 7, а регистр 12 переводится в режим запоминания значения двоичного цнфроного кода 1 а,),,который накоплен в первом счетчике 8 к моменту времени t . При этом достигается сле2. дующее ра в ен с тво ц,„= и„,„, =и„,„,- (ЙД, ь и, ь где U — напряжение верхнего порога;

Г,—

N — инверсный код на выходе регистра 12 в двоичном представлении.

Интегратор 1 устанавливается в ис- 30 ходное состояние, во второй счетчик

9 записывается "1".

Начинается формирование следующего цикла интегрирования входного сигнала. На втором и последующих циклах интегрирования напряжение с выхода

ЦАП ll остается постоянным. Первый счетчик 8 продолжает подсчитывать сигналы, проходящие через цифровой ключ 7, а второй счетчик 9 подсчи- 40 тывает количество полных циклов интегрирования входного сигнала. Содержимое первого счетчика 8 по окончании каждого цикла интегрирования переписывается в накопительный регистр 4

10. К моменту окончания времени преобразования, определяемому сигналом на шине 14, в накопительном регистре

lО записан код (И;) во втором

2 счетчике 9 записан код и числа полных циклов интегрирования в течение заданного времени преобразования входного сигнала.

По команде блока 5 управления блок 13 деления вычисляет величину о / Q(N;} затем блок 2 умножения вычисляет величину (й) " которая с точностью до масштабного коэффициента М соответствует среднему значению входного тока эа время преобразования. Масштабный коэффициент М в случае, если напряжение нижнего порога на шине 16 равно О, равен

М-bU ° f С, где f — частота тактовых импульсов генератора 6.

Разрядность аналого-цифрового преобразователя, реализуюшего предлага" емый способ, увеличена на величину

1оа (N, „- N, ), где (N, N, ) — цифровой эквивалент разности между максимальной и минимальной дли" тельностью первого цикла интегрирования, что свидетельствует о повышении чувствительности и точности преобразования. Предлагаемый способ и устройство могут быть использованы для получения нелинейных характеристик преобразования при выполнении цифро-аналогового преобразователя функциональным с монотонной (выпук" лой или вогнутой) характеристикой преобразования ° формула и з о б р е т е н и я

1. Способ аналого-цифрового преобразования, основанный на последовательном выполнении циклов интегрирования входного сигнала в течение заданного интервала времени, в каждом из которых формируют сигнал, про порциональный интегралу от входного сигнала, начиная от первоначального уровня сигнала, меньшего нижнего заданного порогового уровня, осущест- вляют сравнение сформированного сиг нала с заданным нижним и верхним пороговыми уровнями, формирование информационного интервала времени с длительностью, определяемой моментами равенства сформированного сигнала соответственно нижнему н верхнему пороговым уровням, и заполнение информационного интервала времени импульсами заданной частоты, восстанавливают первоначальный уровень сигнала, после чего осуществляют под1473083 счет количества импульсов заданной частоты для всех информационных интервалов времени и определяют его усредненное значение по числу циклов интегрирования, обратную величину которого используют при формировании выходного кода, о т л и ч а юшийся тем, что, с целью повышения чувствительности и точности преобразования, на первом цикле интегрирования входного сигнала верхний пороговый уровень формируют путем преобразования текущего числа импульсов заданной частоты заполнения первого информационного интервала в текущий инверсный код с одновременным цифроаналоговым преобразованием инверсного кода. в аналоговый сигнал и в момент окончания первого инфор" мационного интервала запоминают значение текущего инверсного кода, а соответствующий ему аналоговый сигнал используют в качестве верхнего порогового уровня на последующих циклах интегрирования, а до формирования выходного кода усредненное зна.чение количества подсчитанных импульсов заданной частоты уменьшают кратно запомненному в первом цикле интегрирования значению текущего инверсного кода.

2. Устройство для аналого-цифрового преобразования, содержащее интегратор, информационный вход кото.рого является входной шиной преобразуемого сигнала, управляющий вход подключен к первому выходу блока управления, выход подключен к первым входам первого и второго компараторов, второй вход первого компаратора является входной шиной нижнего порога сравнения, выходы первого и второго компараторов подключены соответственно к первому и второму входам блока управления, третий вход которого является управляющей входной шиной, цифровой ключ, информационный вход которого подключен к выходу генератора тактовых импульсов, выход подключен к счетному входу первого счетчика, вход обнуления. которого объединен с входом обнуления второго счетчика, выходы подключены к соогветствующим информационным входам накопительного регистра, выходы которого подключены к соответствующим первым информационным входам блока

35

R-входом третьего RS-триггера, входом второго формирователя импульсов и подключен к выходу первого формирователя импульсов, вход которого является вторым входом блока и подделения, управляющий вход объединен со счетным входом второго счетчика, выходы которого подключены к соответствующим вторым информационным входам блока деления, о т л я ч а ю— щ е е с я тем, что, с целью повышения чувствительности и точности преобразования, в него введены блок умножения, регистр и цифроаналоговый преобразователь, выход которого подключен к второму входу второго компаратора, входы объединены с соответствующими первыми информационными входами блока умножения и подключены к соответствующим инверсным выходам регистра, информационные входы которого объединены с соответствующими информационными входами накопительного регистра, управляюпщй вход подключен к второму выходу блока управления, третий выход которого подключен к управляющему входу цифрового ключа, четвертый выход — к входу обнуления. первого счетчика, пятый выход — к счетному выходу второ

ro счетчика, шестой выход — к управляющему входу блока деления, информационные выходы которого подключены к соответствующим вторым информационным входам блока умножения, управляющий вход которого подключен к выходу -окончания вычислений блока деления, выход окончания вычислений подключен к четвертому входу блока управления, информационные выходы являются шиной выходного кода.

3. Устройство по п.2, о т л ич а ю щ е е с я-тем, что блок управления выполнен на первом — пятом

КЯтриггерах, первом - девятом формирователях импульсов, первом, втором и третьем элементах И, элементе

ИЛИ, выход которого является вторым выходом блока, первый вхоц объединен с S-входом первого RS-триггера и подключен к первому вь;ходу четвертого формирователя импульсов,второй вход подключен к выходу шестого формирователя импульсов, вход которого подключен к выходу первого RSтриггера, Квход которого объединен с первым входом второго элемента И, 1473083 ключен к S-входу второго RS-триггера, R-вход которого объединен с входом третьего формирователя импульсов и подключен к выходу второго элемента И, выход подключен к первому входу первого элемента И, выход которого является первым выходом блока, второй вход объединен с входом четвертого формирователя импульсов, входом блокировки третьего RS-триггера и подключен к выходу седьмого формирователя импульсов, вход которого подключен к первому выходу восьмого формирователя импульсов, вход которого подключен к выходу третьего элемента И, первый вход которого подключен к выходу девятого формирователя импульсов, второй вход— к выходу пятого RS-триггера, R-вход которого подключен к второму выходу восьмого формирователя импульсов и является четвертым выходом блока, S-вход объединен с R-входом четвертого RS-триггера и подключен к выходу пятого формирователя импульсов, вход которого является четвертым входом блока, выход четвертого RSтриггера является шестым выходом блока, S-вход четвертого RS-триггера подключен к второму выходу четвертого формирователя импульсов, при этом выход третьего формирователя импульсов подключен к S-входу третьего RS-триггера, выход которого яв15 ляется третьим выходом блока, выход второго формирователя импульсов является пятым выходом блока, второй вход второго элемента И является первым входом блока, вход девятого фор20 мирователя импульсов является третьим входом блока.