Кодек блочных кодов

Кодек блочных кодов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и технике связи. Цель изобретения - повышение достоверности передаваемой информации и скорости ее передачи. Кодек содержит входной переключатель 1, блоки 2,3,11,12,16,17 буферной памяти, кодеры 4,5, канал 6 связи, декодеры 13,15 и выходной переключатель 18. Благодаря введению аналого-цифровых преобразователей 7,8, блока 9 сравнения и коммутаторов 10,14, а также блоков 19,20 синхронизации поставленная цель обеспечивается как в случае использования двух блочных кодов одинаковой длины, так и в случае использования одного блочного кода и безызбыточного кода одинаковой длины. 3 з.п. ф-лы, 7 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

Н 03 М 13/02

НЛИЮЗНМ

ГATt

E.v 5ii40 ГЕйА

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСНОМУ СВИДЕТЕЛЬСТВУ

@иг.7

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4298716/24-24; 4300266/24-24 (22) 27.08,87 (46) 15.04,89. Бюл. ¹ 14 (72) Ю.П.Пятошин, В.А.Тузиков, Е.П.Молотов, С,Л.Портной, А.Ю.Ермаков и А.С.Данилин (53) 621.394.662(088.8) (56) IEEE Transactions on Informati—

on Theory. v. IT-23, 1977, N 3, р.371-377.

Авторское свидетельство СССР № 965000, кл. Н 03 М 13/02, 1981. (54) КОДЕК БЛОЧНЫХ КОДОВ (57) Изобретение относится к вычислительной технике и технике связи.

Цель изобретения — повышение достоÄÄSUÄÄ 1473088 А1 верности передаваемой информации и скорости ее передачи. Кодек содержит входной переключатель 1, блоки

2, 3, 11, 12, 16, 17 буферной памяти, кодеры 4, 5, канал 6 связи, декодеры 13, 15 и выходной переключатель

l8. Благодаря введению аналого-цифровых преобразователей 7, 8, блока .9 сравнения и коммутаторов 10, 14, а также блоков 19, 20 синхронизации поставленная цель обеспечивается как в случае использования двух блочных кодов одинаковой длины, так и в случае использования одного блочного кода и безызбыточного кода одинаковой длины. 3 з.п. ф-лы, 7 ил.

1473088

55

Изобретение относится к вычислительной технике и технике связи и может быть использовано в скоростных системах передачи цифровой ин5 формации.

Цель изобретения — повышение достоверности передаваемой информации и скорости ее передачи.

На фиг.! приведена блок-схема ко- !р дека; на фиг.2 — 4 — примеры реализации соответственно канала связи и первого и второго блоков синхронизации; на фиг.5 — временная структура сигналов! на фиг.6 — пример ко- !5 дека для частного случая, на фиг.7 временная структура сигналов кодека согласно фиг.6.

Кодек блочных кодов содержит (фиг,1) входной переключатель 1, пер-.20 вый и второй блоки 2, 3 буферной памяти, первый и второй кодеры 4„ 5, канал 6 связи, первый и второй аналого-цифровые преобразователи (АЦП) 7, 8, блок 9 сравнения, первый коммутатор 10, третий и четвертый блоки

11, 12 буферной памяти, первый декодер 13, второй коммутатор 14, второй декодер 15, пятый и шестой блоки 16, 17 буферной памяти, выходной переклю- 30 чатель 18, первый и второй блоки 19, 20 синхронизации.

Канал 6 связи содержит (фиг.2) модулятор 21, линию 22 связи, демодулятор 23, генератор 24 сигнала не- 35 сущей и синхронизатор 25 по несущей.

Демодулятор 23 включает в себя первый фазовый манипулятор 26, который о меняет фазу сигнала несущей на 90 и второй фазовый .манипулятор 27, ме- 40 няющий фазу на 180 . Демодулятор 23 включает в себя первый и второй синхронные перемножители 28 и 29, квадратурный фазовращатель 30, создающий фазовый набег 90, и первый и второй 45 интеграторы 31 и 32.

Первый блок 19 синхронизации содержит (фиг.3) генератор 33 сигнала несущей, умножитель 34 частоты на

2n (n — длина блочных кодов), делитель 35 частоты на К +К (К, и К вЂ” число информационных символов соответственно в первом и втором блочных кодах) первый и второй дешифраторы 36 и 37 (определяющие соответственно О и К +1) и триггер 38.

Второй блок 20 синхронизации содержит (фиг.4) выделитель 39 тактовых импульсов, выделитель 40 цикловых меток, умножитель 41 частоты на

2 п, делитель 42 частоты (на К +К ), первый и второй дешифраторы 43, 44 (определяющие соответственно К и

2К +1) и триггер 45.

Блоки 2, 11 и 16 буферной памяти имеют емкость 2К<, блоки 3,: 12 и 17 буферной памяти имеют емкость 2К .

Блок 9 сравнения служит для выдеI ления большего из двух чисел, при этом на выходе блока 9 формируется логическая "1", если число на первых входах с АЦП 7 больше, чем число на вторых входах с АЦП 8.

Кодеры 4, 5 формируют блочные коды (n, К, d<) и (n, К, d ), где

d, d — минимальные расстояния соответствующих кодов, а) н d и d) °

На фиг.5 обозначены блоки символов и сигналы: а — на входе кодека; б — на третьем выходе блока 19 (R); в, г — на входах блоков 2 и 3; ж, з на входах кодеров 4 и 5 и — на

Э третьем выходе блока 20 (R ).; к, л на выходах декодеров 13 и 15; м, н .— на выходах блоков 16 и 17; о — на выходе кодека.

Кодек блочных кодов работает следующим образом.

Рассматривается частный случай четырехкратной фазовой манипуляции, при которой для фазы О модулятор нао ходится в состоянии 00, для фазы 9001, для фазы 180 — 10 и для фазы

270 — 1 1.

Входной двоичный сигнал коммутируется переключателем 1 и поочередно по К, и К тактам поступает через блоки 2 и 3 на входы кодеров 4 и

5. При этом в кодерах 4 и 5 каждые

К„ и К информационные символы кодируются, а образованные кодовые слова длины и подаются на входы канала 6 связи

Каждой паре символов Ip ", f" (j=

=1,n) на входах канала 6 связи (фиг.2) модулятор 21 ставит в соответствие определенную фазу выходного сигнала, передаваемого в линию 22 связи. паре 00 - фазу О, паре 01 фазу и /2, паре !Π— фазу Т, паре

11 — фазу ЗТ /2. Демодулятор 23 выделяет из принятого сигнала его син1473088!

О уй) 3 где О+ (s) е.

О+ е (j=I,К ) знак суммирования по модулю два; символы ошибок, выявленные декодером 13, фазную и квадратную составляющие (j=1 и), соответствующие кодовому слову длины и принимающие в каждом тактовом интервале одно из множест5 ва действительных значений.

Сигналы этих составляющих поступают на входы АЦП 7 и 8, на выходах которых формируются двоичные значения составляющих:

Ы,...,Ы-,,Ы,;

Р«««« «p 2 > pi « где m=lpg q — кратность квантования (здесь m=4, q=16); i Х вЂ” младшие разряды;

15 ««.А« — старшие разряды.

Аналоговые сигналы из канала 6 связи квантуются в АЦП 7 и 8 на q =

16 уровней, а на их выходах формируются наборы соответственно oL4Ы,a,ы,и 20

Р1,, P двоичных значений из m 4 символов в соответствии с входными уровнями.

Младший и промежуточные разряды (1-й и 2-й, 3-й) обоих чисел Ы«Ы,Ы,и

Р,f3,Р, подаются на входы блока 9 сравнения, на выходе которого образуется сигнал "1",при (Ы.) — (P) и сигнал

"0" при (oL) < (P). Одновременно промежуточные разряды Ы,М и pq поступа- 30 ют на входы первого коммутатора 10, а также вместе со старшими разрядами

0 4 и ٠— на входы второго коммутатора !4 через блоки !1 и 12. Сигнал "1" или "0" с выхода блока 9 сравнения, являющийся "жестким решением" () о символах первого кодового слова, "- !!! поступает йа управляющий вход первоr0 коммутатора 10 и на первый вход декодера 13 первого кода. На второй 40 и третий входы декодера 13 подаются промежутОчные разряды oL g или P P определяющие "надежность" сигнала: разряды ос Ы, подаются, если управляющий сигнал первого коммутатора 10 45 равен "0", а разряды P )3 — если этот управляющий сигнал равен "1".

В декодере 13 осуществляется корректировка символов входного слова

Ю а на его выходе формируются 50 исйравленные символы слова по алгоритму

Эти исправленные символы поступают на первый вход выходного переключателя 18 и управляющий вход второго коммутатора 14, на входы которого поданы промежуточные и старшие разРяды at Ы «Ы H 14 (3 (задержанные т, блоках 11 и 12 на время декодирования.

Ксли на управляющем входе второго коммутатора 14 сигнал равен "0", то на его выход прохо !ят промежуточные и старший разряды а с первого

АЦП 7, если же "1" -((3, (3 второго

АЦП 8 ° В декодере 15 осуществляется корректировка по алгоритму

Таким образом, на входы выходного ключа 8 поступают декодированные по промежуточным разрядам (третьему и второму) сигнал первого кода и по промежуточным и,старшему разрядам (четвертому, третьему и второму) сигнал второго кода, а на выходе переключателя 18 формируются поочередно блОки иэ К, и К Декоднрованных симВОЛОВ °

В случае, если В качестве второго кода выбрать безызбыточный код (n«n,1), то вторые кодер 5 и декодер 15 становятся ненужными. К третьему и четвертому блокам 11, 12 буферной памяти подключаются лишь старшие разряды соответствующих АЦП

7, 8, которые далее поступают на коммутатор 14, вход и выход которого соединены с соответствующими входами переключателя 18 напрямую (фиг.6, 7). На фиг.7 обозначены блоки символов и сигналы: а - на входе кодека; б — на .третьем выходе блока

19 (R); в, г — на входах блоков 2,3 д, е — на выходах блоков 2 и 3; ж— на третьем выходе блока 20 (R ); э— на выходе декодера 13; и, к — на выходах блоков 11 и 12; л — на выходе жодека, В общем случае (фиг,l) если в ка. честве первого кода Взять проектиВно-геометрический код (73, 45, 10), а в качестве Второго - расширенный проверкой на четность укороченный код Хэмминга (73, 65, 4), то получаемая кодовая скорость составЛяет

R = 11 О/146 = 0,75.

Расчеты для канала с аддитивным белым гауссовым шумом показывают, что энергетический выигрыш кодирова)473088

10

30

55 ния (ЭВК) при выходной вероятности ошибки 10 составляет 5 дБ.

В прототипе при передаче тем же кодом (73, 45, 10) по синфазной и квадратурным осям ЭВИ уменьшается на .0,5 дБ, а кодовая скорость равна при этом R = 0,62.

В частном случае (фиг.6) для кода(64, 57, 4) по первому входу канала 6 связи с оптимальным декодированием по Иесси и безызбыточного кода (64, 64, 1) по второму входу получаемая кодовая скорость близка к единице, т.е.

R = (64+57)/128=0,945.

Расчеты для канала с аддитивным белым гауссовым шумом показывают, что ЭВК при выходной вероятности ошибки 10 составляет 3,1 дБ.

В прототипе при передаче тем же кодом (64, 57, 4) по синфазной и квадратурным осям ЭВК уменьшается на

0,3 дБ, а кодовая скорость при этом равна R=0,89.

Таким образом, предложенный кодек обеспечивает в канале с четырехкратной фазовой манипуляцией повышение достоверности передаваемой информации.при более высокой скорости передачи.

Формула изобретения

1. Кодек блочных кодов, содержащий входной переключатель, информационный вход которого является входом кодека, первый и второй выходы подключены к информационным входам соответственно первого и второго блоков буферной памяти, выходы которых соединены с информационными входами одноименных кодеров, канал связи, третий и четвертый блоки буферной памяти, первый и второй декодеры, выходы которых подключены к информационным входам соответственно пятого и шестого блоков буферной памяти, выходы которых соединены соответственно с первым и вторым информационными входами выходного переключателя, выход которого является выходом кодека, о т л и ч а ю щ и йс я тем, что, с целью повышения достоверности передаваемой информации и скорости ее передачи, в кодек введены первый и второй аналого-цифровые преобразователи, первый и второй коммутаторы, блок сравнения и первый и второй блоки синхронизации, первый выход первого блока синхронизации соединен с входами разрешения записи первого и второго блоков буферной памяти, второй выход первого блока синхронизации подключен к входам разрешения считывания первого и второго блоков буферной памяти и управляющим входам первого и второго

1 кодеров, выходы которых соединены с первым и вторым информационными входами канала связи, третий и четвертый выходы первого блока синхронизации подключены соответственно к входам обнуления кодеров и управляющему входу входного переключателя, первый и второй выходы канала связи соединены с информационными входами соответственно первого и второго аналого-цифровых преобразователей, первые выходы которых подключены к первым информационным входам соответственно первой и второй групп блока сравнения, выход которого соединен с управляющим входом первого коммутатора и первым информационным входом первого декодера, вторые— (q-1)-е выходы первого,и второго аналого-цифровых преобразователей (q — число уровней квантования в аналого-цифровых преобразователях) подключены к одноименным информа". ционным входам соответственно первой и второй групп блока сравнения, первому — (q-2)-му информационным входам соответственно третьего и четвертого блоков буферной памяти и первым — (q-2)-м информационным входам соответственно первой и второй групп первого коммутатора, первый — (q-2)-й выходы которого соединены соответственно с вторым— (q-1)-м информационными входами первого декодера, q-е выходы первого и второго аналого-цифровых преобразователей подключены к (q-1)-м информационным входам соответственно третьего и четвертого блоков буферной памяти, выходы которых соединены с соответствующими информационными входами первой и второй групп второго коммутатора, управляющий вход и выходы которого подключены соответственно к выходу первого и информационным входам второго декоI деров, первый выход второго блока

1473088 синхронизации соединен с входами разрешения считывания третьего — щестого блоков буферной памяти, второй выход второго блока синхрониза5 ции подключен к входам разрешения записи третьего — шестого блоков буферной памяти, управляющим входам декодеров, аналого-цифровых преобразователей, блока сравнения и канала связи, третий выход которого соеди-нен с входом второго блока синхронизации, третий и четвертый выходы которого подключены соответственно

K входам обнуления декодеров H управляющему входу выходного переключателя.

2. Кодек по п.1, о т л и ч а юшийся тем, что канал связи содержит генератор сигнала несущей, модулятор, включающий в себя первый и второй фазовые манипуляторы, линию связи, синхронизатор по несущей и демодулятор, включающий в себя первый и второй синхронные перемножи- 25 тели, квадратурный фазовращатель и первый и второй интеграторы, выходы которых являются первым и вторым выходами канала, первые входы первого и второго фазовых манипуляторов модулятора являются соответственно первым и вторым информационными входа-. ми канала, выход генератора сигнала несущей соединен с вторым входом второго фазового манипулятора модулятора, выход которого подключен к второму входу первого фазового манипулятора модулятора, выход которого через линию связи соединен с входом синхронизатора по несущей, первыми входами синхронных перемножителей демодулятора и является третьим выходом канала, выход синхронизатора по несущей непосредственно и через квадратурный фазовращатель демодулятора подключен к вторым входам соответственно первого и второго синхронных перемножителей демодулятора, выходы которых соединены с информационными входами одноименных интеграторов демодулятора, управляющие входы которых объединены и являются управляющим входом канала.

3. Кодек по п.1, о т л и ч а юшийся тем, что первый блок синхронизации содержит соединенные последовательно умножитель частоты и делитель частоты, первый и второй дешифраторы, триггер и генератор тактовых импульсов, выход которого соединен с входом умножителя частоты и является первым выходом блока, выход переполнения делителя частоты является вторым выходом блока, выходы разрядов делителя частоть1 соединены с входами дещифраторов, выход первого дешифратора подключен к R-входу триггера и является третьим выходом блока, выход второго дешифратора соединен с S-входом триггера, выход которого является четвертым выходом блока.

4. Кодек по п.1, о т л и ч а юшийся тем, что второй блок синхронизации содержит выделитель тактовых импульсов, умножитель частоты, делитель частоты, первый и второй дешифраторы, триггер и выделитель цикловых меток, вход которого объединен с входом вьщелителя тактовых импульсов и является входом блока, выход выделителя тактовых импульсов соединен с входом умножителя частоты и является первым выходом блока, выход умножителя частоты соединен с счетным входом делителя частоты, выход переполнения которого является вторым выходом блока, выход выделителя цикловых меток, подключен к входу обнуления делителя частоты и является третьим выходом блока, выходы разрядов делителя частоты соединены с входами первого и второго дешифраторов, выходы которых подключены соответственно к R- и Я-входам триггера, выход которого является четвертым выходом блока.

1473088

Ейй

1473088

0) Ki tJ hz(1) Кг(2) h ã t Яю Ю /Гз(У .ф

У) ЯД if1Ж II Ö г) ei ЯД ЯДД Я эД в)

e) K1(2r Еи ЕЮ г ЕД й" («Щ ж)

KrB)3 ЕИ ЕЩ NrT1Q (йЩ м!

Н) о) u) и) ,n) ИИ ЯИ ИИЛИИИ! . к,(Д Щ ЯЯ

СКАЗ ПЕЕЗ C

1473088 а) д) д) ЯД (к(аД! г) (5) д) е1 и)

a) и) н)

n)

Фиг. 7

Составитель О. Ревинский

Редактор M.Êåëåìåø Техред А.Кравчук Корректор Л,Зайцева

Заказ 1728/57 Тираж 880 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

11 II

П оизводственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 101 роиз