Цифровой вычислитель функции синуса

Цифровой вычислитель функции синуса

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и автоматике и может быть использовано в устройствах цифрового автоматического управления. Целью изобретения является увеличение точности. Устройство содержит делитель частоты 1, счетчик 2, формирователь импульсов сброса 3, первый накапливающий сумматор 4 и второй накапливающий сумматор 5. При поступлении на вход устройства тактовых импульсов осуществляется дискретное интегрирование. Причем на вход первого накапливающего сумматора 4 тактовые импульсы поступают через делитель частоты 1. В результате частота переключений в первом накапливающем сумматоре 4 в 2 <SP POS="POST">N</SP> РАз, гдЕ N - число разрядов делителя частоты 1, меньше частоты переключений во втором накапливающем сумматоре 5. Изобретение увеличивает точность воспроизведения функции синуса и уменьшает энергопотребление устройства. 1 ил.

союз советсних

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCHQMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

f10 ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

flPH ГКНТ СССР (21) 4283092/24-.24 (22) 13.07.87 (46) 23.04.89. Бюп. У 15 (71) Куйбышевский политехнический институт им. В.В.Куйбышева (72) А.M.Êoñoëàïîâ, В.C.IUóòoâ, И.B.Ïûøíåíõî и Г.И.Кацман (53) 681 ° 325(088.8) (56) Авторское свидетельство СССР

I1 741271, кл. G 06 F 7/548, 1978.

Авторское свидетельство СССР

Н 78I817, кл . G 06 F 7/548, !978. (54) ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬ ФУНКЦИИ

СИНУСА (57) Изобретение относится к вычислительной технике и автоматике и может быть использовано в устройствах цифрового автоматического управления.

Целью изобретения является увеличе"

„„Я0„„4 4 43 А I (51) 4 С 06 F 7/548 нне точности. Устройство содержит делитель частоты I счетчик 2, формирователь импульсов сброса 3, первый накапливающий сумматор 4 и второй накапливающий сумматор 5, При поступлении на вход устройства тактовых импульсов осуществляется дискретное интегрирование. Причем на вход первого накаппиваиицего сумматора 4 тактовые импульсы поступают через делитель частоты 1. В результате частота переключений в первом накапливающем суми маторе 4 в 2 раэ, где n " число разрядов. делителя частоты 1, меньше частоты переключений во втором накапливающем сумматоре 5 ° Изобретение увеличивает точность воспроизведения функции синуса и уменьшает энергопотребление устройства, 1 нл.

1474643

Изобретение относится к вычислительной технике и автоматике и может быть использовано в устройствах цифрового автоматического управления.

Целью изобретения является увеличение точности.

На чертеже приведена структурная схема цифрового вычислителя функции синуса. 10

Вычислитель содержит делитель 1 частоты, счетчик 2, формирователь 3 импульсов сброса, HppabIH 4 и BTQpoH

5 накапливающие сумматоры.

Вычислитель работает следующим об- 15 разом.

Тактовые импульсы, по которым осуществляется дискретное интегрирование, поступают на тактовый вход второго накапливающего сумматора 5 с 29 входа тактовых импульсов устройства, а на вход первого накапливающего сумматора 4 через делитель 1 частоты.

В результате чего частота переключений в первом накапливающем сумматоре

4 в 2 pas где n - число разрядов делителя 1 частоты, меньше частоты переключений во втором накапливающем сумматоре 5.

Вычисление кода синуса ведется в 3О процессе интегрирования. В задаваемые счетчиком 2 моменты времени формирователь 3 импульсов сброса формирует на своих выходах сигналы, по которым производится установка начальных условий на накапливающих сумматорах 4 и 5.

Установка начальных условий мсжет осуществляться следующим образом.

При переходе делителя 1 частоты и,0 счетчика 2 в нулевое состояние по сигналу установки нуля, поступающему на входы счетчика 2 и делителя 1 частоты, формирователь 3 начальных установок формирует на выходах импульсы, по которым накапливающий сумматор 5 устанавливается в нулевое состояние, а накапливающий сумматор 4 — в единичное состояние, Установка начальных условий „соот- 5О ветствующих началу второго, третьего и четвертого квздрантов угла аргумента, осуществляется по сигналу переполнения счетчика 2, который через формирователь 3 начальных установок записывает в накапливающие сумматоры

5 и 4 коды, соответствующие началь" ным условиям интегрирования квадрантов °

Интегрирование зедется по числоимпульсному аргументу, причем после одного такта дискретного интегрирования в накагливающем сумматоре 4 происходит 2 тактов дискретного интегрирования . накапливающем сумматоре 5, во время которых аргумент интегрирования, поступающий с выхода накапливающего сумматора 4, остается постоянным. Б это время на выходе накапливающего сумматора 5, который является выходом вычислителя, формируетсяя линейно-аппроксимированный участок функции синуса.

Формула изобретения

Цифровой вычислитель функции синуса, содержащий первый и второй накапливающие сумматоры, счетчик и формирователь импульсов сброса, причем первый выход формирователя импульсов сброса соединен с входом установки в н

1 первого накапливающего сумматора ч входом установки в "0 второго накапливающего сумматора, второй выход формирователя импульсов сброса соединан с входом установки в "0" первого накапливающего сумматора и входом установки в "!" второго накапливающе(1 го сумматора, т актовый вход кот ор ого соединен с входом тактовых импульсов о т л и ч а ю щ и и с я тем„ что, с целью увеличения точности, в него введен делитель частоты, причем выход i-ro разряда второго накапливающего сумматора (i = 0,1,..., m, где (m + 1). — количество старших разрядов второго накапливающего сумма :ора) соединен с входом (i + k)-го информационного разряда первого накапливающего сумматора (k — количество младших разрядов первого накапливающего сумматора), выход j""ro разряда перво":о накапливающего сумматора (j 0,1,...,m) соединен с входом () + к + г.)-го информационного разряда второго накапливающего сумматора (и — количество разрядов делителя частоты), вход тактовых импульсов вычислителя соединен с входом делителя частоты, вход установки которого соединен с входом установки вычислителя и входом установки счетчика, выход переполнения которого соединен с входом формирователя имггульсов сброса, выход делителя частоты соединен со счетным входом счетчика и

1474643 функции которого соединен с выходами с 0 по {ш + k + n)-й разрядов второго накапливающего сумматора. тактовым входом первого накапливающего сумматора, выход старшего разряда счетчика соединен с выходом знака функции вычислителя, выход кода

Составитель А.Зорин

Техред М.дидык

Корректор Э.Лончакова

Редактор В . Д ан ко

Заказ !894/46 Тираж 667 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,!01