Кодер

Кодер

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электросвязи и может использоваться в системах передачи информации. Изобретение позволяет повысить быстродействие кодера. Кодер осуществляет кодирование информации кодом Хемминга с кодовым расстоянием, равным четырем. Кодер содержит мультиплексор 1, элементы 2,3 ИЛИ, блок 4 задержки, элементы 6,7 И, триггеры 8,9, группы 10,11 элементов И, сумматор 12 по модулю два, группы 13,14 триггеров и счетчик 5. 2 ил.

СОК)3 СОВЕТСКИХ

СОЩ4АЛИСТИЧЕСНИХ

РЕСПУБЛИК

55 А1 (19) (И) (51) 4 Н 03 N 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

1: (54) КОДЕР

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И О П.(РЫТИЯМ

ПРИ ГКНТ СССР

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4298744/24-24 (22) 21.08.87 (46) 23.04. 89. Бюл. № 15 (72) Ю.И.Горохов (53) 621.394. 14 (088.8) (56) Хетагуров А.А. и др. Повышение. надежности цифровых устройств методами избыточного кодирования. - M.:

Энергия, 19741 с. 35-40, 51-53.

Авторское свидетельство СССР № 892714, кл. Н 03 M 13/00, 1980. (57) Изобретение относится к электросвязи и может использоваться в системах передачи информации. Изобретение .позволяет повысить быстродействие кодера. Кодер осуществляет кодирование информации кодом Хемминга с кодовым расстоянием, равным четырем. Кодер содержит мультиплексор 1, элементы ИЛИ 2 и 3, блок 4 saдержки, счетчик 5, элементы И 6, 7, триггеры 8 и 9, группы 10 и 1.1 элементов И, сумматор 12 по модулю два и группы 13 и 14 триггеров. 2 ил.

Изобретение относится к электро- . Цалее по сигналу,. с второго выхода связи и может использоваться для блока 4 задержки происходит переклюкодирования двоичной информации кодом чение в следующее состояние счетчиХемминга с кодовым расстоянием, рав- ка 5 мультиплексора 1 и блока 10 ным четырем.

5 элементов И. Затем сигнал с выхода

Цель изобретения — повышение быс блока 4 задержки через элементы И 6 тродействия кодера. и ИЛИ 2 вновь поступает на вход блоНа фиг.1 показана функциональная ка 4 задержки, и пов торя ется цикл схема кодера; на фиг.2 — временные 10 Работы кодера по обработке очереддиаграммы, поясняющие работу кодера, ного Разряда байта информационного

Кодер (фиг.i) содержит мультиплек- слова. Циркуляция сигнала по цепочке: сор 1, второй 2 и первый 3 элементы элемент ИЛИ 2, блок 4 задержки и

ИЛИ, блок 4 задержки, счетчик 5, элемент И 6 будет поддерживаться, первый 6 и второй 7 элементы И, пер- 15 пока на счетчике 5 будут любые сосвый 8 и второй 9 триггеры, первую тояния, кроме состояния 000, и, сле10 и вторую 11 группы элементов И, довательно, на выходе элемента ИЛИ сумматор 12 по модулю два, первую 3 будет присутствовать едини тный

13 и вторую 14 группы триггеров. сигнал, Кодер работает следующим образом, 20 По окончании обработки всех вось"

Вначале на вход.;о.:.. Ра поступает . ми Разрядов байта информационного байт информационног слова, который слова счетчик 5 переходит в нулевое проходит на информационные входы муль- . состояние, на информационные входы типлексора 1, Одновременно с такто- кодера поступает код номера обрабавого входа кодера через элемент ИЛИ 25 тываемого байта, совпровождаемый

2 на вход блока 4 задержки поступает вторым импульсом синхронизации, поспервый тактовый сигнал сигнализа- тупающим на второй тактовый вход ции (фиг.2а), сопровождающий каждый кодера. байт слова информации, Этот сигнал Если в результате обработки байта с выходов блока 4 задержки поочеред, 30 триггеров 8 оказывается в единичном но подается на вход стробирования состоянии о второй тактовый импульс мультиплексора 1, счетчик 5 (фиг.2s) гроходит через элемент И 7", на вход и вход элемента И 6. На выходе муль- ус ановки триггера 8 в нулевое состиплексора 1 формируется сигнал тояние, на вторые входы группы 11 (фиг,2б), соответствующий значению .элементов И и на первый вход сУмма подключаемого разряда байта. Если тоРа 12, на третьи входы которого значение разряда равно единице, то поступают сигналы с выходов группы на выходе мультиплексора 1 формирует-. 11 элементов И. Одновременно с этих ся импульс, если значение разряда )ке выходов сигналы проходят на вхоравно нулю, то сигнал отсутствует. 0 ды группы 14 триггеров, производя

При наличии сигнала на выходе мульти- их переключение. В случае, если чисплексора 1 (значение разряда равно ло единичных сигналов, поступающих единице) .этот сигнал проходит на на вход сумматора 12 с выходов групвход триггера 8, на вторые входы пы 11 элементов 11 и элемента И 7, группы 10 элементов И и на вход сум-. 45 нечетно, на выходе cd:атора 12 появматора 12. Происходят переключение ляется сигнал, который производит состояния триггера 8 и опрос значе- переключение триггера 9. На этом заний разрядов счетчика 5 через груп- вершается обработка очередного байта пы 10 элементов И. Сигналы с выходов и может быть начата обработка следуюгруппы 10 элементов И поступают на щего байта информационного слова.

50 входы первой группы 13 триггеров,, По окончании обработки последнего производя соответствующие переклю- байта информации на выходах кодера

1 чения состояний этих триггеров, и установливается значение кода Хемминна вторые входы сумматора 12 по моду- га с кодовым расстоянием, равным чеmo два Если число единичн сигна- 55 т"Рем При этом на в одах соответслов с выходов группы 10 элементов И твующих групп 13 триггеров будут нечетно, то на.выходе сумматора 12 младшие разряды кода, на выходах, формируется сигнал, который переклю- . соответствующих группе 14 триггеров, чает состояние триггера 9. старше разряды кода, а на выходе

1474855 триггера 9 - код четности для совокупности состояний, контрольных разрядов и разрядов информационного слова.

Таким образом, кодер обеспечивает формирование кода Хемминга с кодовым расстоянием, равным четырем, позволяющим исправлять одиночные и обнаруживать двойные и тройные ошибки.

Ф о р м у д а изобретения

Кодер, содержащий счетчик, выходы которого соединены с первыми входами одноименных элементов И первой группы, выходы которых соединены с входами одноименных триггеров первой группы, первый элемент ИЛИ, первый элемент И и cy>.".àòoð, о т л и ч а юшийся тем, что, с целью повышения быстродействия кодера, в него введены блок задержки, второй элемент ИЛИ, мультиплексор- триггеры, второй элемент И, вторая группа эле— ментов И и вторая группа триггеров, входы первого элемента ИЛИ объединены с соответствующими адресными входами мультиплексора и подключены к соответствующим выходам счетчика, выход первого элемента ИЛИ соединен с первым входом первого элемента И, выход которого соединен с первыми входами второго элемента ИЛИ, второй выход которого является первым тактовым входом кодера, выход второго элемента ИЛИ соединен с входом блока задержки, первый, второй и третий выходы которого соединены соответственно со стробирующим входом мультиплексора, входом счетчика и вторым входом первого элемента И, информационные входы мультиплексора

10 объединены с первыми входами одно. —, именных элементов И второй группы и являются информационными входами кодера, выход мультиплексора соединен с вторыми входами элементов И первой группы и счетным входом первого триггера, выход которого соединен с первым входом второго элемента И, второй вход которого является вторым тактовьм.входом кодера, выход второго элемента И соединен с установочным входом первого триггера, вторыми. входами элементов И второй группы и первым входом сумматора, вторые входы и выход сумматора соединены соответственно с выходами одноименных элементов И первой гру-ппы и с входом второго триггера, выходы элементов И второй группы соединены с соответствующими третьими входами

30 сумматора и с входами одноименных триггеров второй группы, выходы триггеров первой, второй групп и выход второго триггера является соответственно первыми, вторыми и третьим выходами кодера.