Преобразователь форматов данных

Преобразователь форматов данных

Иллюстрации

Показать все

Реферат

 

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении преобразователей для устройств сопряжения ЭВМ с различными форматами представления данных. Целью изобретения является повышение быстродействия преобразователя. Поставленная цель достигается тем, что в преобразователь форматов данных, содержащий дешифратор 1 нулевой характеристики, блок 2 формирования старшего разряда мантиссы, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 3, блок 8 сдвига разряда характеристики, блок 9 формирования второго разряда характеристики, дополнительно введены сумматор характеристики 5, блок 6 формирования прямого кода мантиссы, элемент НЕ 7. Блок формирования прямого хода мантиссы содержит группу элементов ИЛИ, группу элементов И и группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. 1 з.п.ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„Я0„„147 15 А 1 (51)4 Н 03 М 7/! 2

ОПИСАНИЕ ИЗОБРЕТЕНИЯ!

I 1

Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4079194/24-24 (22) 22,04.86 (46) 30,04.89, Бюл, N - 1 6 (71) Институт кибернетики им. В.М.Глушкова (72) В.П.Боюн, Б,Н,Малиновский, В.Е.Реуцкий и N.Е.Урсу (53).681.325(088,8) (56) Авторское свидетельство СССР

В 1092490, кл. Н 03 М 7/12, 1982.

Авторское свидетельство СССР

9 1418909, кл. Н 03 M 7/12, 19.11.85. (54) ПРЕОБРАЗОВАТЕЛЬ ФОРМАТОВ ДАННЬ0 (57) Изобретение относится к цифровой вычислительной технике и может быть использовано при построении преобразователей для устройств сопряжения ЭВМ с различными форматами предИзобретение относится к цифровой вычислительной технике и может быть использовано при построении преобразователей для устройств согласования

ЭВМ с различными форматами представления данных.

Целью изобретения является повышение быстродействия преобразователя.

На фиг.1 показана блок-схема преобразователя; на фиг.2 — схема, блока формирования прямого кода мантиссы

Преобразователь (фиг.1) содержит дешифратор 1 нулевой характеристики, блок 2 формирования старшего разряда мантиссы, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

3, блок 4 сдвига мантиссы, сумматор

5 характеристики, блок 6 формирования прямого кода мантиссы, элемент НЕ 7, представления данных, Целью изобретения является повышение быстродействия преобразователя. Поставленная цель достигается тем, что в преобразователь форматов данных, содержащий дешифратор I нулевой характеристики блок 2 формирования старшего разряда мантиссы, элемент ИСКЛ1ОЧАЮ01ЕЕ

ИЛИ 3, блок 8 сдвига разряда характеристики, блок 9 формирования второго разряда характеристики, дополнительно введены сумматор характеристики

5, блок 6 формирования прямого кода мантиссы, элемент НЕ 7. Блок формирования прямого хода мантиссы содержит группу элементов ИЛИ, группу элемен— тов И и группу элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ. 1 з.п. ф-лы, 2 ил. блок 8 формирования первого разряда характеристики (элемент ИЛИ), блок 9 формирования второго разряда характеристики (элемент ИЛИ).

Блок 4 сдвига мантиссы состоит из разрядов, каждый из которых представ- © ляет собой мультиплексор на четыре входа и один выход. Адресные входы Л мультиплексоров соединены с управляющими входами блока сдвига мантиссы.

Блок 6 формирования прямого кода мантиссы (cM.фиг.2) содержит группу элементов ИЛИ 10, группу элементов

И 11 и группу элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ 12.

Принцип построения и работу преобразователя рассмотрим на примере преобразования формата данных 3ВМ

CM-4 в формат ЕС ЭВМ.

1476615

Двоичные числа с плавающей запятой в формате ЭВМ CM-4 представляются следующим образом: 1 разряд— знак числа, 8 разрядов — характеристика, 23 разряда — мантисса.

Основание системы счисления в формате ЭВМ СМ-4 принято равным двум, поэтому нормализация чисел осуществляется с точностью до одного разря- 10 да.

Порядок чисел представляется увеличенным на 2 =128, т.е. смещенным

У= на числовой оси в положительном направлении на 7 разрядов, в результате 15 чего все порядки положительны и явля" ются характеристиками, Положительная мантисса представляется в прямом коде со знаковым разрядом, равным нулю. Отрицательная ман- 20 тисса представляется в дополнительном коде со знаковым разрядом, равным единице.

Диапазон представления нормализованных двоичных чисел (по абсолютному значению) находится в пределах от 2 до 2

Шестнадцатеричные числа с плавающей запятой в формате ЕС ЭВМ представляются следующим образом: 1 раз- 30 ряд — знак числа, 7 разрядов — характеристика, 24 разряда — мантисса.

Основание системы счисления в этом формате принято равным 2"-16, поэтому нормализация чисел осуществляется с точностью до тетрады.

Порядок чисел представляется уве.личенным на 2 -64, т.е. смещенным б на числовой оси в положительном направлении на 6 разрядов, в результа- 40 те чего все порядки положительны и являются характеристиками.

Положительные числа с плавающей запятой во всех моделях ЕС ЭВМ в оперативной памяти хранятся в прямом 45 коде. Знак числа определяется по значению двоичной цифры в знаковом разряде.

Диапазон представления нормализованных шестнадцатеричных чисел (по абсолютному значению) определяется пределами от 16 до 16, т.е. зна-чительно шире, чем диапазон представления чисел в формате ЭВМ CM-4.

Преобразователь работает следующим образом.

При подключений входного кода на входы преобразователя разряды характеристики поступают на входы первого слагаемого сумматора 5 характеристики и на входы дешифратора 1 нулевой характеристики, Каждый из разрядов мантиссы поступает HB четвертый, третий, второй и первый входы соответствующего и соседних справа трех: мультиплексоров блока 4 сдвига ман" тиссы. Сигнал с выхода блока 2 поступает на четвертый, третий, второй и первый входы мультиплексоров, соответствующих восьмому-одиннадцатому разрядам блока 4 сдвига мантиссы. При ненулевой характеристике и положительной мантиссе этот сигнал является "1". Если же характеристика равна нулю, а также если мантисса отрицательна, то значение этого сигнала является "0".

Знак мантиссы по выходу совпадает со знаком входного числа, поэтому однозначно отображается через знаковый разряд мантиссы на выход.

Из соотношения

2 "М, =2 - =16 ° М =2 2 М2 (1)

Ею Е,+Ч, M Ег 4Е следует, что

E< +Y M<

E д = -----,Mg = (2) где Е, M — характеристика и мантисса входного и выходного чисел;

Y — дополнение числа Е1 до кратного четырем, т,е, дополнительный код двух младших разрядов характеристики входного числа, I

Из выражения (2) следует, что характеристика выходного числа в четыре раза меньше исходной характеристики. Так как делением характеристики исходного числа на двоичное 100 (100 =4 qg) последние (младшие) ее два разряда теряются, необходимо предварительно эти два разряда обнулить.

Для этого на седьмой и восьмой вхдды первого слагаемого сумматора 5 характеристики подается число, которое является дополнением к коду седьмого и восьмого разрядов характеристики исходного числа, обеспечивая таким образом нулевое значение седьмого и восьмого разрядов на выходе сумматора 5 характеристики. Выходы седьмого и восьмого разрядов сумматора 5 характеристики не используются. Одновременно по сигналам седьмого и восьмого разрядов характеристики исходного числа выбирается в блоке 4 сдвига мантиссы соответствующий канал муль147661 типлексора, обеспечивая сдниг мантиссы на соответствующее количество разрядов вправо, Таким образом, мантисса в двоичном формате становится

5 денормализованной, Диапазон изменения характеристики исходного числа соответствует изменению характеристики выходного числа в пределах: 0100000 — 0111111 для от- 10 рицательных, и 1000000 — 1011111 для положительных порядков. Пределы

0000000 — 0011111 для отрицательных и 1100000 — 1111111 для положительных порядков при этом не используют- 15 ся. Поэтому второй разряд характеристики выходного числа всегда будет являться инверсией первого разряда, г кроме случая переполнения сумматора

5 характеристики, когда характеристи- 20 ка исходного числа будет иметь одно из следующих значений: 1111101

1111110 и 1111111, В этом случае на выходе преобразователя характеристика будет иметь значение 1100000. 25

Таким образом, пять младших разрядов с выхода сумматора 5 характеристики поступают прямо на выходы характеристики преобразователя. Перный разряд с выхода сумматора 5 ха- 30 рактеристики через элемент ИЛИ 8 поступает на первый выход характеристики, а через элемент НЕ 7 и элемент

ИЛИ 9 — на второй выход характеристики преобразователя, Выход переполнения сумматора 5 характеристики через элемент ИЛИ 8 или элемент ИЛИ 9 пода— ется соответственно на первый или второй выходы характеристики преобразователя, 40

Если мантисса положительна, то нулевое значение знака числа, поступающее на первые входы элементов И 11 (фиг.3), устанавливает нулевое значение сигнала на вторые (управляющие) 45 входы элементов ИСКЛОЧАЮЩЕЕ ИЛИ 12, вследствие чего мантисса, поступаюПриме р 1

Знак Характеристика числа

0 10011111

Исходный код

5 6 щая с выхода блока 4 сдвига мант«ссы на первые входы элементов 1!СКЛОЧАЮЩЕЕ ИЛИ 12, передается на выход преобразователя беэ изменений.

Отрицательная мантчсса в дополни-. тельном коде ва входном формате должна быть представлена в выходном формате в прямом коде со знаковым разрядом, равным единице, поэтому по единичному значению знака исходного числа, поступающего на управляющий вход блока 6 формирования прямого кода мантиссы, разрешается работа элементов ИЛИ группы 10 (фиг,2). Получение прямого кода осуществляется по правилу: все нули и первая нстретившаяся единица при просмотре мантиссы исходного числа справа налево передаются без изменений, осталь-. ная же часть мантиссы инвертируется.

В соответствии с изложенным каждое нулевое значение сигнала разряда илн просмотре мантиссы исходного числа справа налево передается на выход . блока нулевым значением сигнала с одновременным установлением нулевого значения сигнала на втором (управляющем) входе соседнего слева элемента

ИСКЛ!ОЧАЮШЕЕ ИЛИ группы !2, разрешая передачу сигнала соседнего разряда на выход блока без изменений. !!ервое встретившееся единичное значение сигнала разряда устанавливает таким образом единичное значение соответствующего сигнала на выходе блока, а через соседние слева элементы ИЛ1! группы 10 устанавливает един«чное значение на вторые (управляющие) входы соответствующих элементов !!СКЛ!ОЧАЮЩЕЕ ИЛИ группы 12, выдавая на выход блока оставшуюся часть мантиссы с инверсией.

Приведем несколько примеров преобразования форматов данных, Мантисса

Число

101100000000000000000000 -- 2

11 У

Код второго слагаемого сумматора 5 характеристики

Код на выходе сумматора 5 характеристики

00000001

1476615

Мантисса

Число.

Исходный код 1

01100001

Код второго слагаемого сумматора 5 характеристики

Код на выходе сумматора 5 характеристики и блока 4

00000011 сдвига мантиссы

1 0111001

Выходной код и блока сдвига мантиссы 010)00000

Выходной код 0 100)000

Приме р 2

Знак Характеристика числа

Преобразование 16- и 64-разрядных форматов данных с плавающей запятой 25 осуществляется аналогично, при этом разрядность блоков сдвига мантиссы и блока формирования прямого кода мантиссы должна быть уменьшена или увеличена на соответствующее количество разрядов., Схема преобразователя допускает некоторые модификации. Так, возможна реализация преобразователя, при которой на управляющие входы блока сдвига мантиссы поступает прямой (а не дополнительный) код двух младших разрядов характеристики входного числа. Для сохранения выполняемой функ-. 40 ции соответствующим образом должна быть изменена коммутация информационных входов мультиплексоров блока сдвига мантиссы. В этом случае при коде на управляющих входах 00 осу 45 ществляется подключение четвертого входа (т.е. передача без сдвига), при коде "01" подключение первого входа, т.е. сдвиг на 3 разряда, при коде

"10" — второго входа, т,е. сдвиг на gp два разряда и при коде "11" — третьего входа, т.е. сдвиг на 1 разряд, Кроме того, возможно сокращение на два разряда сумматора характеристики с подачей величины коррекции в третий разряд сумматора 5. При этом элемент

3 должен быть заменен на более простой элемент ИПИ.

0101)0000000000000000000

Ol0ll000000000O000000000 — )6

101000000000000000000000 — 2

00010110000000000000000 †-- 16

128

Фермула изобретения

1. Преобразователь форматов данных, содержащий блок формирования перпервого разряда характеристики, блок формирования второго разряда характеристики, выходы которых являются соответственно выходами старших разрядов характеристики преобразователя, блок сдвига мантиссы, дешифратор нулевой характеристики, блок формирования старшего разряда мантиссы, первый вход которого соединен с выходом дешифратора нулевой характеристики, входы которого являются входами характеристики преобразователя, вход знака которого соединен с вторым входом блока формирования старшего разряда мантиссы, выход которого соединен с первым входом старшего разряда блока сдвига мантиссы, информационные входы всех разрядов, кроме старшего, которого являются входами мантиссы преобразователя, о т л и ч а ю щ и йс я теМ, что, с целью повышения быстродействия, в него введены сумматор характеристики, элемент ИС- .

КЛЮЧАЮЩЕЕ ИЛИ, элемент НЕ и блок формирования прямого кода мантиссы, информационные входы которого соответственно соединены с выходами блока сдвига. мантиссы, первый управляющий вход которого соединен с входом первого младшего разряда характеристики преобразователя, с входами младших разрядов первой и второй групп

Коракиржнина

ЗнОн иисуса р с Haemucca, ЗНаН

"uc е аранмерцстона

Я)нгписса

9 1476 входов сумматора характеристики и с первым входом элемента ИСК1ДОЧАЮЦЕЕ

ИЛИ, второй вход которого соединен с вторым входом харак геристики пре5 образователя, а выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторым управляющим входом блока сдвига мантиссы, второй, третий и четвертый входы -. старшего разряда которого соединены с входом знака преобразователя и с управляющим входом блока формирования прямого кода мантиссы, выходы которого являются выходами мантиссы преобразователя, входы характеристи- 1б ки которого соответственно соединены с первой группой входов сумматора характеристики, входы всех разрядов, кроме двух младших второй группы которого соединены с входом ло- 2О гического нуля преобразователя, выходы всех разрядов характеристики которого, кроме двух старших, соединены с выходами младших разрядов сумматора характеристики, выход переноса ко- 25 торого соединен с первыми входами блоков формирования первого и второго разрядов характеристики, второй вход блока формирования первого разряда характеристики соединен с вы- Зп ходом старшего разряда сумматора õàрактеристики и входом элемента НЕ, выход которого соединен с вторым .

615 10 входом блока формирования второго разряда характеристики.

2, Преобразователь по и, 1, о т л и ч а ю ш и и с я гм, чти в нс.м блок формирования прямого кода мантиссы содержит группу из и-1 элементов ИСКЛЮЧА1ОЩЕЕ ИЛИ, где и — разрядность входного кода, 1pvTIIlv иэ и-1 элементов И и группу из п-2 элементов ИЛИ, причем выход 1 го (1=1, и-2) элемента ИЛИ группы соединен с первым входом (ь.+1)-го элемента И группы, выходы элементов И группы соответственно соединены с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, вторые входы которых являются соответственно входами всех разрядов кроме младшего, блока формирования прямого кода мантиссы, выходы всех разрядов, кроме младшего, которого соответственно являются ныходамн элементов ИСКЛ1ОЧА>ОЩЕЕ ИЛИ группы, i-e входы с i-го по (n-2)-й элементов

ИЛИ группы соединены с входом i-ro разряда входного кода блока форми-рования прямого кода мантиссы, младший разряд которого соединен с первым входом первого элемента И группы и с младшим. разрядам выход» блока, вторые вхоДы всех элементов .И группы соединены с входом знака числа блока формирования прямого кода мантиссы.

Составитель M,Аршавский

Редактор О, Спесивых Техред А. Кравчук Корректор M,ÂàñèëüåBà

Заказ 2168/57 Тираж 885 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101