Цифровой измеритель временных характеристик флуктуаций амплитуды и фазы

Цифровой измеритель временных характеристик флуктуаций амплитуды и фазы

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области радиоизмерительной техники и может быть использовано в быстродействующих измерителях временных характеристик флуктуаций амплитуды и фазы сигналов микроволнового диапазона частот. Целью изобретения является точность и расширение функциональных возможностей. Поставленная цель достигается тем, что в цифровой измеритель временных характеристик флуктуаций амплитуды и фазы, содержащий фазовый детектор 4, блок управления 10, аналого-цифровой преобразователь 7, блок памяти 8 и вычислитель 9, дополнительно введены смеситель 1, гетеродин 3, смеситель 2, опорный генератор 6 и два триггера 11 и 12. Точность измерения увеличена за счет использования импульсно-фазовой автоподстройки частоты с дополнительным делителем частоты для получения моментов двукратной квадратуры. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51)4 G О1 R 25/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4259355/24-21 (22) 10,06,87 (46) 07.05.89, Бюл. N 17 (71) Каунасский политехнический институт им. Антанаса Снечкуса (72) В .И.10ппса, В .В .Дзенкаускас, А.А.Латонас, В.П.Пуоджюнас и.В.И.Думбрава (53) 621 317 ° 773(088,8) (56) Головченко В.Г., Гойжевский В,А.

Обзор методов смещения частоты. Современные методы и аппаратура для измерения параметров радиоцепей.

Доклады всесоюзного симпозиума, — Новосибирск, 1974, с.116-118.

Лесняк В.Н. Быстродействующий цифровой вычислитель фазы. Труды радиотехнического института АН СССР, — М.:

1977, У 27, с.94-100, Авторское свидетельство СССР

У 993148, кл. G Ol R 25/00, 1983

Федорков Б.Г,, Телец В.А., Дегтяренко В.П. Микроэлектронные цифроаналоговые и аналого-цифровые преобразователи, — M.: Радио и связь, 1984, с,81, .Я0 1478148 А1 (54) ЦИФРОВОЙ ИЗМЕРИТЕЛЬ ВРЕМЕННЫХ

ХАРАКТЕРИСТИК ФЛУКТУАЦИИ АМПЛИТУДЫ И

ФАЗЫ (») Изобретение относится к области радиоизмерительной техники и может быть использовано в быстродействующих измерителях временных характеристик флуктуаций амплитуды и фазы сигналов микроволнового диапазона частот.

Целью изобретения является точность и расширение функциональных возможностей. Поставленная цель достигается тем, что в цифровой измеритель временных характеристик флуктуаций амплитуды и фазы, содержащий фазовый детектор 4, блок управления 10, аналого- э цифровой преобразователь 7, блок памяти 8 и вычислитель 9, дополнительно введены смеситель 1, гетеродин З,смеситель 2, опорный генератор 6 и два триггера 11 и 12. Точность измерения Я увеличена за счет использования импульсно-фазовой автоподстройки частоты с дополнительным делителем частоты для получения моментов двукратной квадратуры. 1 ил, 1478148

Изобретение относится к радиоизмерительной технике и может быть использовано в быстродействующих измерителях временных характеристик флуктуа5 ций амплитуды и фазы сигналов микроволнового диапазона частот, работающих как в непрерывном, так и в импульсном режимах.

Цель изобретения — повышение точ- 10 ности измерителя флуктуаций, На чертеже приведена структурная схема измерителя.

Измеритель содержит смесители 1 и 2, гетеродин 3, фазовый детектор 4, 15 делитель 5 частоты, опорный генератор 6, аналого-цифровый преобразователь 7, блок 8 оперативной памяти, вычислитель 9, блок 10 управления, первый и второй D-триггеры 11 и 1 2, 20

Первый вход смесителя 1 соединен с клеммой измеряемого входного сигнала, первый .вход смесителя 2 соединен с клеммой опорного входного сигнала.

Вторые входы смесителей ) и 2 соединены с выходами гетеродина 3. Вход гетеродина 3 соединен с выходом фазо-. вого детектора 4, Выход опорного генератора 6 соединен с запускающим входом аналого-цифрового преобразователя 7, вторым входом блока !0 управления и входом делителя 5 частоты, выход которого соединен с вторым входом фазового детектора 4, первым входом блока 10 управления и с С-входом 35

D-триггера 1 2. Второй вход аналогоцифрового преобразователя 7 соединен с выходом смесителя 1 измерительного канала, Выход аналого-цифрового преобразователя 7 соединен с информаци- 40 онными входами блока 8 оперативной памяти, выходы которого соединены с информационными входами вычислителя 9.

Вторые выходы вычислителя 9 соединены с вторыми управляющими входами 45 блока 8 оперативной памяти, а первые управляющие выходы вычислителя 9 соединены с управляющими входами блока 10 управления, Первые управляющие входы блока 8 оперативной памяти сое-50 динены с управляющими выходами блока 10 управления. Сигнал с первого выхода блока 10 управления подан на

R-входы D- триг r еров ) 1 и 1 2. Прямой выход D-триггера 11 подключен к

D-входу D-триггера 12 выход которого соединен с третьим входом блока 10 управления, клемма сигнала внешнего запуска соединена с С-вхоU + U sin(cP);

0 + csin(Ф+ и /2)

= U + U сов(Ф)1

Цо + П в1-п(<Р+ ")

Ц> — csin(P );

= ц + Usin(% +3 н /2)

= 11 — У ж (Ф ), (2) (3) (4) где U --U — мгновенные значения сиг1 4 нала;

П - - амплитуда сигнала;

У - постоянная составляющая входного сигнала;

Ф вЂ” фаза сигнала, 1

Блок 10 управления через заданные интервалы времени Т выдает в блок 8 четыре импульса записи, которые фиксируют в памяти выходные коды АЦП U

11, U, U . Зафиксированная в блок 8 реализация содержит данные о флуктуациях амплитуды и фазы сигнала.

Вычислитель 9 определяет оценки амплитуды и фазы сигнала по считанным из блока 8 оценкам мгновенных значений U -U . При этом используют" ся следующие алгоритмы вычисления

9 = ATAN((U,- U ) /(О -U+)). (5) и 0 5 (U П ) + (U u4) (6)

Р дом D-триггера 1!, a D-триггер ll соединен с шиной единичного потенциала.

Цифровой измеритель работает следующим образом.

Смесители 1 и 2 преобразовывают высокочастотные колебания на фиксированную частоту Г„„ . При этом информация о амплитуде и фазе входных сигналов пропорционально переносится на колебания, выделяемые на выходах первого и второго смесителей.

Частота опорного генератора F в

0fl четыре раза превышает значение промежуточной частоты (Р„ ), так как на фазовый детектор 4 подается сигнал с частотой (Г „/4) F» . Триггеры l l и 12 обеспечивают синхронизацию начала каждой реализации с сигналом опорного генератора, независимо от момента подачи внешнего импульса запуска. Таким образом, обеспечивается возможность усреднения нескольких реализаций. Запуск преобразователя 7 аналог-код (АЦП) происходит с периодом Т = Т„ /4, поэтому за один перивр од колебания F получают четыре оцен» ки значения его мгновенного напряжения соответственно

1478148 где Ф, U — полученные оценки фазы и амплитуды сигнала, При определении амплитуды и фазы по формулам (5) и (6) отсутствует вли5 яние дрейфа постоянной составляющей сигнала на точнос ть . Симметричная нелинейность преобразования АЦП также не влияет на точность. Значительно ослаблено влияние нелинейных искаже- 10 ний входного сигнала.

Блок 10 управления (БУ) построен на программируемом таймере К580ВИ53.

На управляющие входы БУ 10 от вычислителя 9 подаются программирующие f5 сигналы, которые устанавливают режим работы счетчиков таймера, В нулевой счетчик записывается число, означающее задержку импульса запуска внешних устройств по отношению к началу 20 измерения. В первый счетчик таймера записывается число N означающее ко. личество реализаций. Во второй счетчик записывается число, означающее длительность паузы между отсчетами. 25

На третий вход БУ 10 от D-триггера 12 подается импульс начала измерения. Он устанавливает триггер задержки, открывает. первый счетчик таймера, и открывает схему И внутри бло- 30 ка 10, Выходной сигнал триггера задержки открывает нулевой счетчик таймера и подается на второй выход блока управления. На второй вход БУ 10 подаются тактовые импульсы. На выходах дешифратора блока управления получают сигналы записи ЗП1-ЗП4, которые подаются на первые управляющие выходы БУ, Импульс ЗП4 сбрасывает триггер паузы, сигнал с инверсного 4 выхода этого триггера запускает второй счетчик таймера. Сигнал с прямого его выхода блокирует дешифратор блока управления. Когда второй счетчик таймера заканчивает счет, его вы- 45 ходной импульс восстанавливает триггер паузы, снимается блокировка.де-шифратора и формируются следующие четыре импульса записи ЗП1-ЗП4, Далее цикл работы триггера паузы повторяется, Блок 8 оперативной памяти построен на базе микросхем K537PYl, Конструктивно он состоит из четырех параллельно работающих одинакрвых блоков, что позволяет увеличить быстродействие. Работой блоков в режиме записи управляют импульсы записи ЗП1ЗП4, поступающие от первых управляющих выходов блока управления, временные параметры режима записи формируются с помощью таймеров на микросхемах К155АГЗ. Адресные сигналы формируются двоичными счетчиками К155ИЕ5.

В режиме считывания работой блока 8 памяти управляет вычислительное устройство сигналами с вторых управляющих выходов, Аналого+цифровой преобразователь построен на микросхеме К1107ПВ2, которая представляет собой восьмиразрядный АЦП считывающего типа.

В качестве вычислительного устройства используется микроЗВМ типа

ДВК-2M.

Формула изобретения

Цифровой измеритель временных характеристик флуктуаций амплитуды и фазы, содержащий фазовый детектор, блок управления, аналого-цифровой пре, обраэователь, последовательно включенные блок оперативной памяти и вычислитель, причем первые выходы блока управления соединены с первыми управляющими входами блока оперативной памяти,вторые выходы вычислителя соединены с вторыми управляющими входами блока оперативной памяти, отличающийся тем, что, с целью повьппения точности,он снабжен первым и вторым смесителями, гетеродином, опорным генератором, дели" телем частоты, двумя D-триггерами, причем первые входы смесителей соединены с клеммами входных сигналов, вторые входы смесителей соединены с. первым и вторыми выходами гетеродина, вход которого соединен с .выходом фазового детектора, причем первый вход фазового детектора соединен с выходом второго смесителя, второй вход фазового детектора соединен с выходом делителя частоты, с первым входом блока управления и С-входом второго D-триггера, а вход делителя частоты соединен с выходом опорного генератора, вторым входом блока управления и запускающим входом аналого-цифрового ». !

" преобразователя, второй вход аналогоцифрового преобразователя соединен с выходом первого смесителя,,выход аналого-цифрового преобразователя соединен с соответствующими входами блока оперативной памяти, первые управляюСоставитель В.Егоров

Техред А. Кравчук Корректор Н.Гунько

Редак тор В .Б угре иков а

Заказ 2359/45

Тираж 714

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101

5 l4 щие выходы вычислителя соединены с управляющими входами блока управления, причем первый выход блока управления подключен к К-входам первого и второго D-триггеров, выход первого

D-триггера соединен с D-входом второ78148 6 го D-триггера, выход которого подключен к третьему входу блока управления, причем С-вход первого D" триггера цод5 ключен к клемме внешнего запуска, D-вход первого D-триггера соединен с шиной единичного потенциала,