Устройство для вычисления функций

Устройство для вычисления функций

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для вычисления функций F(X, Y) от двух аргументов в специализированных вычислительных устройствах ,в частности, для вычисления корректирующих функций для отклоняющих систем устройств отображения информации на электроннолучевых трубках (ЭЛТ). Цель изобретения - повышение быстродействия устройства. Устройство содержит блоки 1 и 2 постоянной памяти, блоки 3 и 4 умножения, сумматоры 5 и 6 с соответствующими связями. Старшие разряды X<SB POS="POST">0</SB>, Y<SB POS="POST">0</SB> кодов X и Y поступают на адресные входы блоков 1 и 2 памяти, из которых при этом считываются значения функции и ее частных производных по X и по Y в точке с координатами X<SB POS="POST">0</SB>, Y<SB POS="POST">0</SB>. Блоки 3 и 4 умножения производят умножение соответственно частной производной функции по X на 98ДХ, а производной функции - по Y на ΔY. В качестве значений ΔХ и ΔY при этом выступают младшие разряды X и Y. Сумматоры 5 и 6 производят сложение образовавшихся компонент в результате чего на выходе сумматора 6 образуется цифровое значение функции в точке X, Y. При изменении входных кодов X и Y только в пределах младших разрядов не требуется считывания из блоков 1 и 2 памяти, благодаря чему повышается быстродействие устройства. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

m4 G 06 Р 1/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСИОМЪГ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4159761/24-24 (22) 04.11.86 (46) 07.05.89. Бюл. 11 17 (71) Львовский политехнический институт им. Ленинского комсомола (72) А.Г.Останин и А.В,Семенов (53) 681.325 (088.8) (56) Авторское свидетельство СССР

У 1206767, кл. 0 06 F 1/02, 1984.

Авторское свидетельство СССР

9 1068978, кл. G 06 F 3/! 53, 1980. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИЙ (57) Изобретение относится к вычислительной технике и может быть использовано для вычисления функций

Р(-Х, Y) от двух аргументов в специализированных вычислительных устройствах, в частности для вычисления корректирующих функций для отклоняющих систем устройств отображения информации на электроннолучевых трубках (ЭЛТ). Цель изобретения — повышение быстродействия устройства. Устройст„„5U„„1478202 А1 во содержит блоки 1 и 2 постоянной памяти, блоки 3 и 4 умножения, сумматоры 5 и 6 с соответствующими связями. Старшие разряды Х, У кодов Х и У поступают на адресные входы блоков 1 и 2 памяти, из которых при этом считываются значения функции и ее частных производных по

Х и по У в точке с координатами Хо, Y . Блоки 3 и 4 умножения производят умножение соответственно частной производной функции по Х íà dX, а производной функции — по Y на дУ, В качестве значений 3Х и dY npu этом выступают младшие разряды Х и

Y. Сумматоры 5 и 6 производят сложение образовавшихся компонент,в результате чего на выходе сумматора 6 образуется цифровое значение функции в точке Х, Y. При изменении входных кодов Х и Y только в пределах младших разрядов не требуется считывания из блоков 1 и 2 памяти, благодаря ° чему повышается быстродействие устройства. 1 ил, 1478202

Изобретение относится к вычислительной технике и может быть использовано для вычисления функций F(X,Y) от двух аргументов в специализирован- 5 ных вычислительных устройствах, в частности для вычисления корректирующих функций для отклоняющих систем устройств отображения информации на электроннолучевых трубках (ЗЛТ) . 1О

Цель изобретения — повышение быстродействия устройства, На чертеже представлена функциональная блок-схема устройства.

Устройство содержит первый 1 и 15

1 второй 2 блоки постоянной памяти,первый 3 и второй 4 блоки умножения, первый 5 и второй 6 сумматоры. На ч ерт еже также обоз нач ены входы первого 7 и второго 8 аргументов.

2О

Устройство работает следующим образом.

Устройство вычисляет значения функций F(X,Y) на основе соотношения

Р(Х,У) = У(Х,У ) + — — — —:0-- д Х+ зу(у y,)

BF(X» Y,)

+» о ,1У вЂ” У (1)

ЗО где Х 0 и D Х определяются соответственно старшими и младшими разрядами двоичного кода первого аргумента

Х, а У0 и У определяются соответственно старшими и младшими разрядами второго аргумента У,Х = Х 0+

+ ЬХ, y = У + АУ и погрешность вычисления функции F(X,V) может быть сделана выходящей эа пределы разрядной сетки путем надлежащего разбиения двоичного кода аргумента на старшие и младшие разряды, В блоке 1 постоянной памяти записаны значения функции F(X, У,), а

an втором блоке 2 постоянной памяти — значения частных производных 45 е ак(Х Y.) аГ(Х, У..)

А- и — — - —" — —.

BX BY

На входы 7 и 8 устройства поступают цифровые коды аргументов Х и у соответственно. Старшие разряды Х, 5О

Y подаются на адресные входы блоков 1 и 2 постоянной памяти, из которых считываются значения функции и ее частных производных. В блоках 3 и 4 умножения значения частных производных по Х и по Y умножаются íà dX u

dY соответственно, Первый 5 и второй

6 сумматоры суммируют значения функции в точке Х0, Voc полученными произведениями и на выходе устройства формируется з нач ение функции F (X, У ) в соответствии с выражением (1(.

При изменении аргументов Х и Y в пределах разрядной сетки младших разрядов не требуется считывать новые значения функции и частных производных из блоков 1 и 2 постоянной памяти, так как старшие разряды Х, V не изменяются, что позволяет обеспечить повышение быстродействия устройства.

Формула изобретения

Устройство для вычисления функций, содержащее первый и второй блоки постоянной памяти, первый и второй блоки умножения, первый и второй сумматоры, выход первого блока постоянной памяти подключен к первому входу второго сумматора, выход которого является выходом устройства, входом первого аргумента которого является первый адресный вход первого блока постоянной памяти, входом второго аргумента устройства является первый адресный вход второго блока постоянной памяти, первый и второй выходы которого подключены к первым входам соответственно первого и второго блоков умножения, выходы которых соединены соответственно с первым и вторым входами первого сумматора, отличающееся тем, что, с целью повышения быстродействия устройства, выход первого сумматора подключен к второму входу второго сумматора, второй вход первorо блока умножения и второй адресный вход второго блока постоянной памяти соединены с первым адресным входом первого блока постоянной памяти, второй адресный вход которого и второй вход второго блока умножения подключены к первому адресному входу второго блока постоянной памяти.