Синхронный демодулятор

Синхронный демодулятор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к измерительной технике и может быть использовано в системах автоматического регулирования для фазочувствительного выпрямления переменных напряжений. Цель изобретения - повышение точности детектирования в области малых входных сигналов. Для достижения цели в демодулятор введены выпрямитель 11, фильтр 12 нижних частот, перемножитель 13, два блока 14,16 преобразования напряжения, два интегратора 15,17 и алгебраический сумматор 18. В демодуляторе обеспечивается подавление квадратурного сигнала и повышение точности за счет уменьшения остаточного напряжения на выходе демодулятора при сохранении его частотных свойств и компенсации квадратурной составляющей ошибки. 1 з.п.ф-лы, 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

Al (51)4 Н 03 В 3/18

6Л-й

ПАТЕЛ1 "СПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМИ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ (21) 4257097/24-09 (22) 04.06.87 (46) 07.05.89. Бюл.й 17 (72) В.Н.Бухавцев и E,È.Êî÷åòêîâ (53) 621.376(088.8) (56) Патент США N9 45)1848, кл. 329-50, 1985. (54) СИНХРОННЫЙ ДЕМОДУЛЯТОР (57) Изобретение относится к измерительной технике и м.б. использовано в системах автоматического регулирования для фаэочувствигельного выпрямления переменных напряжений. Цель изобретения — повышение точности деИзобретение относится к измерительной технике и может быть испольэовано в системах автоматического регулирования для фаэочувствительного выпрямления переменных напряжений.

Цель изобретения — повышение точности детектирования в области малых входных сигналов.

На фиг.l представлена функциональная электрическая схема предлагаемого синхронного демодулятора; на фиг.2— принципиальная электрическая схема блока преобразования напряжения, входящего в состав синхронного демодулятора.

Синхронный демодулятор содержит первый алгебраический сумматор 1, первый интегратор 2, второй интегратор 3, второй алгебраический сумматор

4, инвертор 5, коммутатор 6, третий интегратор 7, первый перемножитель 8, компаратор 9 напряжения, первый тектирования в области малых входных сигналов. Для достижения цели в демодулятор введены выпрямитель 11 фильтр 12 нижних частот, перемножитель 13, два блока 14, 16 преобразования напряжения, два интегратора

l5 l7 и алгебраический сумматор 18.

В демодуляторе обеспечивается подавление квадратурного сигнала и повышение точности за счет уменьшения остаточного напряжения на выходе демодулятора при сохранении его частотных свойств и компенсации квадратурной составляющей ошибки. 1 з.п. ф-лы, 2 ил. фильтр 10 нижних частот, выпрямитель

11, второй фильтр 12 нижних частот, второй перемножитель 13, первый блок 14 преобразования напряжения, четвертый интегратор 15, второй блок 16 преобразования напряжения, пятый интегратор 17 и третий алгебраический сумматор 18. Каждый блок преобразования напряжения содержит операционный усилитель 19, первый резистор 20, первый диод 21, второй резистор 22, второй диод 23, третий

24, четвертый 25 и пятый 26 резисторы.

Демодулятор работает следующим образом, На опорный и сигнальный входы синхронного демодулятора поступают синусоидальные напряжения одной частоты. На выходе первого алгебраического сумматора 1 формируется синусоидальное напряжение, совпадающее по фазе

1478286 с напряжением на опорном 13ходе демодулятора, На выходе первого интегратора 2 формируется синусоидальное напряжение, сдвинутое по фазе на четверть периода относительно напряжения на выходе первого алгебраического сумматора 1. Цепь местной отрицательной обратной связи, состоящая из второго интегратора 3 и сумматора

1, стабилизирует минимальное значение напряжения смещения на выходах сумматора 1 и интегратора 2. Па выходе компаратора 9 напряжения формируется прямоугольное напряжение со .,: скважностью, близкой к двум, в момен— ты перехода сипусоидального напряжения с выхода 1!ервого интегратора 2 через нуль — напряжение, управляющее работой коммутатора 6. Информацион- 2!! ный сигнс3л ЛО ступа е т на 1!ерl3ып БхОд алгебраического сумматора 4 и иа . 13ход выпрямителя 11. !la выходе выпря1!ител51 I ф01>ми1>уются полОжительные полуволиы напряжения, амплитуда ко- 25 тОрых з 713HcIIT От вели!и!11 напряжения на сигнальном входе демодулятора.

Второй фильтр 12 нижних частот выделяет огибающую напряжения на сигнальном входе демодулятора, управ 3П ляющую работой второго перемножителя

13. Алгебраический сумматор 4, инвертор 5, коммутатор 6, интегратор 7 и первый перемно>ките>!ь 8 предназначены для компенсации квадратурной составля!ощей напряжения на сигнальном входе демодулятора. При отсутствии квадратурной соста>зляющей напряжения на сигнальном входе демодулятора на выходе второго алгебраического сумма- 40 тора 4 формируется напря>кение, равное входному напряжению, При этом на выходе коммутатора 6 формируется напряжение, в котором отсутствует постоянная составляющая, На выходах 45 третьего интегратора 7 и перемножителя 8 напряжение при этом равно нулю.

При подаче на сигнальный вход демодулятора квадратурной составляющей входного сигнала на выходе коммута50 тора 6 появляется постоянная составляющая напряжения, которая, поступая на вход третьего интегратора 7, приводит к увеличению или уменьшению (в зависимости от знака постоянной

55 составляющей) напряжения на его выходе до значения, пока синусоидальное. напряжение на выходе первого перемножителя 8 не скомпенсирует по зиаку и значению входное квадратурное напряжение. Таким образом, при подаче на сигнальный вход демодулятора квадратурной составляющей входного сигнала в установившемся режиме на выходах алгебраического сумматора 4 и инвертора 5 устанавливается напряжения, близкие к нулю.При подаче на сигнальный вход демодулятора напряжения, синфазного или противофазного напряжению на опорном входе демодулятора, на выходах алгебраического сумматора

4 и инвертора 5 устанавливаются напряжения, равные по эначени!о напряжению на сигнальном входе демодулятора синфазное с ним на выходе сумматора

4 и противофазное на выходе инвертора 5. При подаче на вход демодулятора напряжения, сдвинутого на произвольный угол относительно напряжения на опорном входе демодулятора, на выходах сумматора 4 и инвертора 5 сформируется только составляющая входного сигнального напряжения, совпадающая по фазе (или противофазная) с напряжением на опорном входе демодулятора.

На первом выходе блока 14 преобразования напряжения формируется напряжение, пропорциональное сумме напряжений на выходах второго перемножителя 13 и второго алгебраического сумматора 4. На первом выходе второго блока 16 преобразования напряжения формируется синусоидальное напряжение, пропорциональное сумме напряжений, поступающих с выходов второго перемножителя 13 и инвертора 5 ° На втором и третьем выходах первого 14 и второго 16 блоков преобразования напряжения формируются соответственно отрицательные и положительные полуволны укаэанных напряжений, После алгебраического суммирования полуволн напряжений, поступающих на входы третьего алгебраического сумматора 18, на его выходе формируется двухполупериодное напряжение, значение которого зависит от значений напряжений, поступающих с выходов второго перемножителя 13, второго алгебраического сумматора 4 и инвертора 5. Если напряжение, поступающее с выхода перемножителя 13, больше по абсолютной величине значения напряжения на выходе алгебраического сумма-тора 4 (нормальный режим работы), 1478286 то значение напряжения на выходе третьего алгебраического сумматора 18 определяется значением напряжений на выходах сумматора 4 и инвертора 5. В противном случае значение напряжения на выходе третьего алгебраического сумматора 18 определяется значением напряжения на выходе второго перемножителя 13. Сумма синусоидального напряжения и остаточного напряжения с каждого первого выхода блоков 14 и 16 поступает на вход соответственно четвертого 15 и пятого 17 интеграторов. С выходов этих интеграторов напряжения рассогласования поступают на третьи входы блоков 14 и 16 преобразования напряжения. При этом постоянная составляющая напряжения на первых выходах блоков 14 и 16 равна напряжению смещения интеграторов 15 и 17 соответственно, При малых значениях сигналов на выходе перемножителя 13, сумматора 4 и инвертора 5 наличие интеграторов 15 и 17 позволяет симметрировать цепи смещения диодов 21 и 22 каждого блока преобразования напряжения, что повышает точность и уменьшает нелинейность характеристики демодулятора. Первый фильтр

10 нижних частот выделяет огибающую напряжения, снимаемого с выхода третьего алгебраического сумматора 18, При малых, близких к нулю, значениях напряжений на сигнальном входе демодулятора наличие напряжения смещения на выходах инвертора 5, третьего интегратора 7 и первого перемножителя

8 приводит к тому, что напряжение на выходе второго алгебраического сумматора 4 и инвертора 5 будет превышать по своему значению напряжение на выходе второго перемножителя 13. В этом случае на выходе демодулятора формируется напряжение, величина которого зависит только от уровня напряжения на сигнальном входе демодулятора, В предлагаемом синхронном демодуляторе обеспечиваются подавление квадратурного сигнала и повышение точности за счет уменьшения остаточного напряжения на выходе демодулятора при сохранении его частотных свойств и компенсации квадратурной составляющей ошибки. При применении

I прецизионных операционных усилителей с малым напряжением смещения (десятки микровольт) можно обеспечить выходное множителя, а выход — с управляющим входом коммутатора, и первый фильтр нижних частот, выход которого является выходом синхронного демодулятоIpa, при этом второй вход коммутатора

35 соединен с выходом второго алгебраического сумматора, а первые входы первого и второго алгебраических сумматоров являются соответственно

40 оп рным и сигнальным входами синхронного демодулятора, о т л и ч а— ю шийся тем, что, с целью повышения точности детектирования в области малых входных сигналов, введены

45 последовательно соединенные выпрямитель, второй фильтр нижних частот, второй перемножитель, первый блок преобразования напряжения и четвертый интегратор, выход которого соеди50 нен с третьим входом первого блока преобразования напряжения, последовательно соединенные второй блок преобразования напряжения и пятый интегратор, выход которого соединен с

55 третьим входом второго блока преобразования напряжения, и третий алгебра-. ический сумматор, выход которого соединен с входом первого фильтра нижних частот, при этом вход выпрямителя

30 напряжение демодулятора 50 — 200 мкВ, что более чем на три порялка меньше, чем в известном устройстве.для данно— го режима работы. Указанный режим работы синхронного демодулятора особенно важен при его использовании в качестве фазочувствительного выпрямителя в следящих преобразователях угол — код, где в зависимости от угла поворота датчика характерна работа синхронного демодулятора, как и в режиме квадратурных входных сигналов, Ф о р и у л а и з о б р е т е и и я

1, Синхронный Демодулятор, содержащий последовательно соединенные первый алгебраический сумматор, первый интегратор и второй интегратор, ВыхОд кОтОрогО соединен с вторым входом первого алгебраического сумматора, последовательно соединенные второй алгебраический сумматор, инвертор, коммутатор, третий интегратор и первый перемножитель, выход которого соединен с вторым Иходом второго алгебраического сумматора, компаратор напряжения, вход которого соединен с выходом первого интегратора и с вторым входом первого пере1478286 соединен с первым входом второго алгебраического сумматора, второй вход второго перемножителя соединен с выходом первого алгебраического сумматора, первый вход второго блока преобразования напряжения соединен с выходом второго перемножителя, вторые входы первого и второго блоков преобразования, напряжений соединены соответственно с входом и выходом инвертора, второй и .третий выходы первого блока преобразования напряжения соединены соответственно с первыми инвертирующим и неинвертирующим входами третьего алгебраического сумматора, второй и третий выходы второго блока преобразования напряжения соединены соответственно с вторыми неинвертирующим и инвертирующим входами третьего алгебраического сумматора, 2. Демодулятор по п.1, о т л и ч а ю шийся тем, что первый и второй блок преобразования напряжения содержит операционный усилитель, между инвертирующим входом и выходом которого включены последовательно соединенные первые резистор и диод и последовательно соединенные вторые резистор и диод, первые выводы третьего и четвертого резисторов подсоединены к инвертирующему входу операционного усилителя, а вторые выводы являются соответственно первым и вторым входами блока преобразования напряжения, первый вывод пятого резис15 тора соединен с неинвертирующим входом операционного усилителя, а второй вывод является третьим входом блока преобразования напряжения, выход операционного усилителя является первым выходом блока преобразования напряжения, а анод первого и катод . второго диодов являются соответственно вторым и третьим выходами блока преобразования напряжения, 1478286

Корректор y,Ìàëåö

Подписное

Тираж 885

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãoðoä, ул. Гагарина, 101

Редактор А,Мотыль

Заказ 2370/52

Составитель В,Цветков

Техред Л.Сердюкова