Устройство для контроля канала связи
Иллюстрации
Показать всеРеферат
Изобретение относится к технике связи. Цель изобретения - повышение точности контроля. Устройство содержит входной блок 1, формирователь 2 нуль-переходов, режекторный фильтр 3, квадратичный детектор 4, линейный детектор 5, АЦП 6, блок 7 индикации, блок 8 формирования контрольного сигнала, параллельно-последовательный интерфейс 9, блок 10 регистрации, вычислитель 11, детектор 12 экстремальных значений, мультиплексный блок 13 выборки-хранения, формирователь 14 строба запуска, временной распределитель 15, формирователь 16 адрес-векторов, буферный регистр 17 результатов, буферный регистр 18 порогов, блок 19 сравнения и контролируемый канал 20 связи. Контроль производится в три этапа. На первом этапе канал 20 контролируется по амплитудно-частотной х-ке, программа измерения которой включает пять циклов измерения частоты. На втором этапе измеряется амплитудная х-ка канала 20, программа измерения которой также осуществляется в несколько циклов с последующим усреднением результатов и документированием. На третьем этапе контролируется канал 20 по величине остаточного затухания, мощности интегральных шумов, кратковременным занижениям уровня, импульсным помехам, сдвигу частот и дрожанию фазы. Устройство по пп. 2, 3 ф-лы отличается выполнением формирователей 16 и 14. 2 з.п. ф-лы, 6 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
yg) 4 Н 04 В 3/46
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А ВТ0РСНОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И OTHPblTHRM
ПРИ ГКНТ СССР (21) 4268428/24-09 (22) 14.05.87 (46) 07.05.89. Бюл. Н - 17 (72) Е.А. Борин, В.П. Кутасевич, С.и. Медведева, Е.M. Рабинович, Я.А. Рахлин и В.А. Пономаренко (53) 621.395.664(088.8) (56) Авторское свидетельство СССР
Р 1249711, кл, H 04 В 3/46, 1985 . (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КАНАЛА
СВ ЯВИ (57) Изобретение относится к технике связи. Пель изобретения — повышение точности контроля. Устр-во содержит входной блок 1, формирователь 2 нульпереходов, режекторный фильтр 3, квадратичный детектор 4, линейный детектор 5, АЦП 6, блок 7 индикации, блок 8 формирования контрольного сигнала, параллельно-последовательный интерфейс 9, блок 10 регистрации, вычислитель 11, детектор 12 экстремальных значений, мультиплексный блок
13 выборки — хранения, формирователь
„„SU„„1478351 А 1.14 строба запуска, временной распределитель 15, формирователь 16 адресвекторов, буферный регистр 17 резуль- татов, буферный регистр 18 порогов, блок 19 сравнения и контролируемый канал 20 связи. Контроль производится в три этапа. На первом этапе канал 20 контролируется по амплитудночастотной х-ке, программа измерения которой включает пять циклов измерения частоты. На втором этапе измеряется амплитудная х-ка канала 20, программа измерения которой также осуществляется в несколько циклов с последующим усреднением результатов и документированием. На третьем этапе контролируется канал 20 по величине остаточного затухания, мощности интегральных шумов, кратковременным занижениям уровня, импульсным помехам, сдвигу частот и дрожанию фазы.
Устр-во по пп. 2, 3 ф-лы отличается
BbIIIoJIHeíèåì формирователей 16 и 14.
2 з и. ф лы, 6 ил.
14 78351
Изобретение относится к технике связи и может быть использовано для контроля каналов тональной частоты.
1(ель изобретения — повышение точности контроля.
На фиг. 1 представлена электрическая структурная схема устройства для контроля канала связи совместно с контролируемым каналом связи; на фиг. 2 — электрическая структурная схема формирователя адрес-векторов; на фиг. 3 — то же, формирователя строба запуска; на фиг. 4 — электрическая структурная схема временного 15 распределителя;. на фиг. 5 и 6 " временные диаграммы их работы.
Устройство для контроля канала связи (фиг, 1) содержит входной блок
1, формирователь 2 нуль-переходов, 20 режекторный фильтр 3; квадратичныи детектор 4, линейный детектор 5, аналого-цифровой преобразователь (АЦП) 6, блок 7 индикации, блок 8 формирования контрольного сигнала, параллельнопоследовательный интерфейс 9, блок 10 регистрации, вычислитель 11, детектор 12 экстремальных значений, мультиплексный блок 13 выборки-хранения, формирователь 14 строба запуска, вре- 30 менной распределитель 15, формирователь 16 адрес-векторов, буферный регистр 17 результатов, буферный регистр 18 порогов, блок 19 сравнения, контролируемый 20 канал связи.
Формирователь 16 адрес-векторов (фиг. 2) содержит анализатор 21 отказов, счетчик 22 длительности интервалов, регистр 23, шифратор 24, первый 25 и второй 26 магистральные 40 приемопередатчики, селектор 27 адреса, формирователь 28 запроса прерываний, анализатор 29 помех, содержащий триггеры 30 и 31, счетчик 32, элемент И 33. Анализатор 21 отказов 45 содержит счетчик 34, элемент И 35 и триггер 36.
Формирователь 14 строба запуска (фиг. 3) содержит элемент И 37, счетчик-распределитель 38, триггер
39 и одновибратор 40.
Временной распределитель 15 (фиг, 4) содержит элемент 41 задержки, первый регистр 42 сдвига, шифратор 43 считывания, триггер 44, второй регистр 45 сдвига, таймер 46, формирователь 47 стробов обработки.
Устройство для контроля каналов связи работает следующим образом.
Для контроля необходимы два устройства, устанавливаемые ио обоим
KoHItcLM контролируемого канала 20 связи. Одно устройство работает в ведущем режиме, второе — в ведомом.
На ведущем устройстве производят программирование измерений путем занесения в оперативную память вычислителя 11 параметров и режимов, производимых при контроле измерений. В это время в контролируемый канал 20 связи подается сигнал номинальной частоты и амплитуды. Этот сигнал проходит через входной блок 1, осуществляющий согласование устройства с контролируемым каналом (фиг. 5, а), и поступает на формирователь 2 нульпереходов (фиг. 5, б и 6, а) и далее на формирователь 14 строба запуска, обеспечивающий синхронизацию работы временного распределителя 15 как при наличии, так и при отсутствии сигнала. Формирование строба запуска (фиг. 6, r) осуществляется одновибратором 40, запускаемым положительным фронтом сигнала переноса (фиг. 6. в) счетчика-распределителя 38. Принцип ( работы формирователя 14 основан на том, что при поступлении на его вход сигналов перехода через нуль (наличие сигнала в канале) положительный фронт сигнала на выходе переноса счетчика-распределителя 38 совпадает с этими сигналами (фиг. 6, а и в-уча-. сток I) а при отсутствии сигнала (фиг. 6, в — участок II) положительные фронты сигнала переноса счетчика распределителя 38, а также соответствующие им стробы запуска (фиг.6, г) совпадают с тактовыми импульсами (фиг. 6, б), причем их период опреде ляется коэффициентом деления счетчика-распределителя 38. Триггер 39 и элемент И 37 обеспечивают защиту от восприятия ложных сигналов перехода через нуль.
Временной распределитель 15 формирует сигналы временного управления при осуществлении аналого-цифрового преобразования входных сигналов детектора 12, линейного детектора 5 и квадратичного детектора 4 путем открывания соответствующих каналов мультиплексорного блока 13 выборкихранения.
После поступления строба запуска временного распределителя 15 (фиг. 5, б) через время задержки
1-478351 (cbvr. 5, в) снимается сигнал блокировки АЦП б, который формирует сигнал "Конец преобразования" (фиг. 5, г), осуществляющий продвижение первого
5 регистра 42 сдвига (фиг. 5, д, e) обеспечивая проключение необходимых каналов пультиплексного блока 13, а также выборку и хранение, Задержка запуска АЦП 6 осуществляется для обеспечения работы АЦП 6 по преобразованию сигнала детектора 12 экстремальных значений после прохождения входным сигналом. своего максимума.
Каждым импульсом сигнала пКонец преобразования" осуществляется запуск системы триггер 44 — второй регистр 45 сдвига, формирующей сигналы (фиг. 5, и, к), из которых, а также их сигналов первого регистра 42 сдви- 20 га и шифратора 43 считывания формирует адресные сигналы для буферного регистра 18 порогов, I
На первом временном отрезке (фиг. 5, д) АЦП 6 осуществляет преобразование сигнала линейного детектора 5 либо квадратичного де тектора 4. Этот временной отрезок используется для взаимодействия вычислителя 11 с блоком 7 индикации 30 и блоком 10 регистрации.
На втором временном отрезке (фиг. 5, е) АЦП 6 осуществляет преобразование сигнала детектора 12 экстремальных значений, используемое для измерения занижений уровня. Во время этого отрезка времени вычислитель 11 осуществляет обработку информации, полученной на предыдущем временном отрезке. 40
На третьем отрезке (фиг. 5, ж)
AIIJI 6 осуществляет преобразование сигнала детектора 12 экстремальных значений, используемое для измерения помех. На этом временном отрез- 45 ке вычислитель 11 осуществляет обработку занижений уровня по стробу (фиг. 5, л) и отказов (занижения уровня относительного номинального более допустимого) по стробу (фиг. 5 м)
На четвертом временном отрезке (фиг. 5, з) производится обработка сигналов помех. Этот сигнал используется для сброса в исходное состояние детектора 12 экстремальных значений.
Формирователь 47 стробов обработки, используя сигналы первого и 870 рогс регистров сдвига 42 и 45, а также таймера 46, служащего для синхронизации измерителей параметров, период которых значительно превышает период входного сигнала, вырабатывает сигналы (фиг . 5, л-о), используемые в формирователе 16 адресвекторов для взведения триггеров регистра 23.
Таким образом, все преобразования и обработка результатов измерений каждого из контролируемых параметров осуществляется вычислителем 11 в строго определенные моменты времени, что упрощает. его работу, исключая необходимость введения приоритетов, и приводит к повышению производительности вычислителя 11. После окончания дрограммирования измерений по команде пуска информация о заданной программе измерений извлекается из оперативной памяти вычислителя 11 и по шине данных поступает в параллельно-последовательный интерфейс 9 и далее на вход блока 8 формирования контрольного сигнала, осуществляя амплитудную модуляцию сигнала . Пройдя через контролируемый канал 20, сформированный указанным методом сигнал поступает в входной блок 1 и далее через детектор 12 экстремальHbIx значений, мультиплексный блок
13.выборки-хранения в АЦП 6, осуществляющий преобразование амплитудного значения сигнала в цифровую форму, которая запоминается в буферном регистре 17 результатов и сравнивается блоком 19 сравнения с предварительно занесенным в буферный регистр
18 порогов, чем осуществляется демодуляция входной информации, поступающей через формирователь 16 адресвекторов в вычислитель 1.1, который запоминает в своей оперативной памяти подученную информацию.
В конце передаваемого пакета информации передается специальная кодовая комбинация, которая вычислителем 11 сравнивается с эталонной, после чего непосредственно начинается сеанс измерения параметров контролируемого канала 20 связи.
Кроме того, в программу начального пуска (запускается по команде пуска) включена пересылка в буферный регистр 18 порогов из вычислителя 11 полученных в результате программирования пороговых значений помех, коле1478351 баний уровня, отказов, мощности и т.д.
Контроль производится в три этапа.
На первом этапе контролируемый канал
20 контролируется по амплитудно-частотной характеристике. При этом на передаче блок 8 формирования контрольного сигнала генерирует сигналы номинальной амплитуды, частоты которых изменяются поочередно в соответствии с нормированными точками частотной характеристики. На приеме линейный детектор 5 и АЦП 6, управляемые временным распределителем 15> осуществляют измерение уровня входного сигнала на данной частоте. Результат измерения помещается в буферный регистр 17 результатов, откуда он считывается в оперативную память вычислителя 11. По окончании измерения происходит переключение частоты сигнала. Программа измерения АЧХ включает в себя несколько (например, пять) циклов изменения частоты, в процессе которых с целью исключения случайной составляющей погрешности измерений вычислитель 11 осуществляет усреднение результатов измерения уровня на каждой из частот.
После окончания обработки вычислитель 11 выдает ее результаты в блок
7 индикации и в параллельно-последовательный интерфейс 9, передающий информацию в блок 10 регистрации для документирования.
Следующим этапом контроля является измерение амплитудной характеристики контролируемого канала связи, заключающееся в измерении на приеме уровня сигнала (участвуют те же узлы, что и в предыдущем этапе) при установлении на передаче блоком
8 формирования контрольного сигнала фиксированных значений уровня сигнала при номинальном значении частоты.
Программа данного этапа измерений также осуществляется в несколько циклов с последующим усреднением результатов и документированием.
На третьем этапе производится контроль контролируемого канала 20 связи по величине остаточного затухания, мощности интегральных шумов, кратковременным занижениям уровня, импульсным помехам, сдвигу частот и дрожанию фазы, Для этого в канал передается сигнал контрольной частоты от формирователя 8 контрольного сигнала. На приеме сигнал после прохождения входного блока 1 поступает одновременно на входы формирователя
2 нуль-переходов, детектора 12 экстремальных значений, режекторного фильтра 3 и линейного детектора 5.
Сигнал формирователя 2 нуль-пере1О ходов (фиг. 5, б) кроме уже упомянутого формирователя 14 строба запуска поступает в формирователь 16 адресвекторов, где взводит соответствующий триггер регистра 23, в результате чего формирователь 28 вырабатывает сигнал "ТПР", поступающий в шину данных вычислителя 11, который прерывает выполнение своей фоновой программы и сигналом "ППР" передает управление устройству, запросившему прерывание.
Этот сигнал сбрасывает формирователь
28 запроса прерываний и открывает второй магистральный приемопередатчик 26, который включает в шину данных сформированный шифратором 24 адрес-векторов по коду регистра 23 адрес программы обработки прерывания (сдвиг частоты и дрожание фазы), Этот сигнал, сопровождаемый сигналом "СИП", сбрасывающим регистр 23, возвращает управление вычислителю 11.
Последний переходит. к выполнению подпрограммы обработки прерывания, начальный адрес которой указан в ячейке оперативной памяти, на которую указывает адрес-вектор. В данном случае это — программа определения величины дрожания фазы и отклонения частоты, которая осуществляет считы40 ванне через магистральный приемо-передатчик 25 информации со счетчика
22 длительности интервалов. Селектор
27 адреса обеспечивает обращение к конкретному внешнему устройству путем сравнения действующих на шинах АД в момент поступления сигнала "СИА" с запрограммированным кодом данного устройства. При этом величину отклонения частоты определяют путем вычисления разности усредненных значений, считанных со счетчика 22 длительности интервалов, и номинальной длительности периода сигнала ° Величину дрожания фазы определяют как сумму максимального отрицательного и.максимального положительного отклонения мгновенного значения, считанного со счет чика 22 длительности интервала, от .его среднего значения. Указанная об«
1478351 работка производится вычислителем 11, индицируется блоком 7 индикации и документируется блоком 10 регистрации э
Режекторный фильтр 3 осуществляет подавление сигнала контрольной частоты на входе квадратичного детектора 4, формирующего сигнал, пропорциональный мощности шума в контролируемом канале. Сигнал линейного детектора 5 на данном этапе контроля используется для измерения стабильности остаточного затухания. Детектор 12 экстремальных значений запоминает мгновенную амплитуду сигнала на каждом его полупериоде. Сигнал детектора
12 используется для анализа импульсных помех и кратковременных занижений уровня. 20
Мультиплексный блок 13 выборкихранения в моменты, определяемые временным распределителем 15 (совпадение сигнала фиг. 5, r с одним из сигналов фиг, 5, в, г, и е), поочередно запо- 25 минает сигналы линейного детектора
5, квадратичного детектора 4 и детектора 12 экстремальных значений и во время действия сигналов (фиг. 5, д, е и ж) передает их на вход АЦП 6. 30
Последний преобразует сигнал в цифровой код, который заносится в буферный регистр 17 результатов (фиг. 5, о, п).
Сигналы формирователя стробов обработки, входящего в состав временного распределителя 15, соответствующие измерению уровня и измерению мощности шумов, непосредственно поступающие на вход формирователя 16 адрес-векторов, переводят регистр 23 в соответствующее состояние, в результате чего по описанному алгоритму выполняются операции запроса и представления прерывания. При обработке прерываний осуществляется считывание информации из буферного регистра 17 результатов в оперативную память вычислителя ii При последующей обработке результатов определяют средние значения полученных отсчетов, а для измерителя уровня его сравнивают с 50 номинальным значением, определяя тем самым величину отклонения остаточного затухания.
Сигналы (фиг. 5, и — н) временного 5 распределителя 15 используются для стробирования блока !9 сравнения, осуществляющего при обработке колебаний уровня, отказов и импульсных помех сравнение кода, занесенного из АЦП 6 в буферный регистр 17 результатов, с кодами порогов, занесенными в процессе программирования измерений в буферный регистр 18 порогов, адреса которых определяются шифратором считывания временного распределителя 15.
При совпадении строба обработки отказов (фиг. 5, м) и сигнала "Меньше" блока 19 сравнения взводится триггер 36, входящий в состав формирователя 16 адрес-векторов. По достижении указанного значения регистр 23 переводится в состояние, при котором обеспечивается переход вычислителя 11 к обработке прерывания по запросу анализатора 21 отказов, при котором блокируются измерения всех параметров, Для отказов определяют суммарную их длительность за сеанс контроля, а также количество отказов.
Обработка занижений уровня так же, как и отказов осуществляется во время действия сигнала (фиг. 5, ж) после. произведенного АЦП 6 преобразования в цифровую форму сигнала детектора 12 экстремальных значений и занесения в буферный регистр 17 результатов путем его сравнения с пороговым значением определенного стробом (фиг. 5, и) занижения уровня буферного регистра 18 порогов.
Указанный строб при наличии сигнала
"Меньше" на выходе блока 19 сравнения взводит триггер 31 анализатора
29 помех, который через элемент И 33 снимает блокировку со счетчика 32, входящего в анализатор 29. Последний отсчитывает .длительность занижения и при своем переполнении переводит регистр 23 в состояние, вызывающее возникновение прерывания с соответствующим переполнением счетчика 32, По данному прерыванию вычислитель 11 увеличивает содержимое ячейки памяти на величину, равную емкости счетчика 32, входящего в состав анализатора 29. Указанные операции повторяются до завершения занижения уровня (пропадание сигнала "Меньше" на выходе блока 19 сравнения). При этом триггер 31 анализатора 29 возвращается в исходное состояние, блокируя счетчик 32 и переводя регистр 23 в соответствующее состояние, в результате чего возникает прерывание со следующим адрес-вектором, при кото1478351
10
25
9 ром вычислитель 11 увеличивает на единицу содержимое ячейки оперативной памяти.
Импульсные помехи измеряют аналогичным образом, сравнивая по стробу (фиг. 5, н) значение буферного регистра 17 результатов с порогом помех буферного регистра 18 порогов. Селекция помех осуществляется анализатором 29. Время пребывания (длительность)помех и их количество определяют аналогично занижению длительности уровня.
В процессе третьего этапа контроля параметров контролируемого канала
20 вычислитель 11 выводит промежуточные результаты измерения на блок 7 индикации и через параллельно-последовательный интерфейс 9 на блок 10 регистрации для документирования.
По окончании сеанса контроля вычислитель 11 осуществляет статическую обработку результатов измерения и документирует ее результаты.
Ф о р м ул а и з о б р е т е н и я
1. Устройство для контроля канала связи, содержащее последовательно соединенные входной блок, вход которого соединен с выходом контролируемого канала связи, и формирователь нуль-переходов, последовательно соединенные параллельно-последовательный интерфейс и блок регистрации, ана- 35 лого-цифровой преобразователь, блок формирования контрольного сигнала, первый выход которого соединен с входом контролируемого канала связи, второй вход соединен с вторым входом 40 входного блока, а третий выход соединен с первым входом параллельно-последовательного интерфейса, линейный детектор, последовательно соединенные режекторный фильтр, вход которого 45 соединен с входом линейного детектора и с выходом входного блока, и квадратичный детектор, блок индикации и вычислитель, шина данных которого соединена с входом блока инди- 50 кации, с первым входом блока формирования контрольного сигнала, с вторым входом параллельно-последовательного интерфейса и с третьим входом входного блока, о т л и ч а ю щ е е с я тем, что, с целью повышения точности контроля, введены, формирователь адрес-векторов, первый вход которого соединен с шиной данных вычислителя, временной распределитель, первый выход которого соединен с первым входом аналого-цифрового преобразователя,.a второй выход соединен с вторым входом формирователя адрес-векторов, последовательно соединенные буферный регистр порогов, первый вход которого соединен с шиной данных вычислителя, и блок сравнения, второй вход которого объединен с вторым входом буферного регистра порогов и соединен с третьим выходом временного распре. делителя, а выход соединен с третьим входом формирователя адрес-векторов, буферный регистр результатов, первый вход которого оединен с шиной данных вычислителя, второй и третий, входы соединены соответственно с вто- рым и третьим выходом аналого-цифрового преобразователя, а выход соединен с третьим входом блока сравнения, формирователь строба запуска, первый вход которого объединен с четвертым входом формирователя адресвекторов, и с выходом формирователя нуль-переходов, второй вход объединен с пятым входом формирователя адрес- векторов, с первым входом временного распределителя, с вторым входом аналого-цифрового преобразовате-, ля и соединен с третьим выходом блока формирования контрольного сигнала, а выход соединен с вторым входом временного распределителя, детектор экстремального значения, первый вход которого соединен с выходом входного блока, а второй вход соединен с четвертым выходом временного распределителя, а также мультиплексный блок выборки-хранения, первый, второй, третий и четвертый входы которого. соединены соответственно с выходом детектора экстремального значения, с выходом квадратичного детектора, с выходом линейного детектора и с пятым выходом временного распределителя, а выход соединен с третьим входом аналого-цифрового преобразователя, при этом, второй выход параллельно-последовательного интер-. фейса соединен с вторым входом блока формирования контрольного сигнала, 2, Устройство по п. 1, о т л и ч а ю щ е е с я тем, что формирователь адрес-векторов содержит первый и второй магистральные приемопередатчики, счетчик длительности интервалов, выход которого соединен с первым входом первого магистрального
1478351
12 приемопередатчика, последовательно соединенные регистр и нифратор, выход которого соединен с первым входом второго магистрального приемопередатчика, формирователь запроса прерывания, первый вход которого соединен с выходом регистра, а второй вход объединен с вторым входом второго магистрального приемопередатчика, анализатор помех, первый вход которого объединен с первым
С-входом регистра, второй вход объединен с вторым С-входом регистра, первый выход соединен с вторым входом первого магистрального приемопередатчика, второй выход соединен с первым и вторым Р-входами регистра, третий вход соединен с первым выходом первого магистрального приемопередатчика и с R-входом регистра, а третий и четвертый выходы соединены соответственно с третьим и четвертым
С-входами регистра, пятый С-вход которого объединен с R-входом счетчика длительности интервалов, анализатор отказов, первый вход которого объединен с четвертым входом анализатора помех, второй вход объединен с пятым входом анализатора помех и с С-входом счетчика длительности интервалов, а выход соединен с шестым С-входом регистра, а также селектор адреса, первый вход которого соединен с третьим входом второго магистрального приемопередатчика и объединен с вторым выходом первого магистрального .приемопередатчика, третий вход которого соединен с выходом селектора адреса, при этом R-вход счетчика длительности интервалов является четвертым входом формирователя адрес-векторов, первый и второй входы анализатора помех, вто5 рой вход анализатора отказов и седьмой и восьмой С-входы регистра являются вторым входом формирователя адрес-векторов, второй вход анализатора отказов является пятым входом формирователя адрес-векторов, четвертый и шестой входы анализатора помех являются третьим входом формирователя адрес-векторов, а второй выход первого магистрального приемопередатчика второй вход селектора адреса выход второго магистрального. приемопередатчика, выход формирователя запроса прерываний и второй вход второго магистрального приемопередатчика являются вторым входом формирователя адрес-векторов.
3. Устройство по п. 1, о т л и— ч а ю ш е е с я тем, что формирова25 тель строба запуска содержит счетчик-распределитель, триггер, одновибратор, выход которого соединен с R-входом триггера и является выходом формирователя строба запуска, а также элемент И, пятый вход которого является первым входом формирователя строба запуска, второй вход соединен с инверсным выходом триггера, а выход соединен с R-входом счетчика-распределителя, С-вход которого является вторым входом формирователя
З строба запуска, а первый и второй выходы соединены соответственно с входом одновибратора и C-входом триггера.
1478351
1478351
1478351
Составитель Э. Борисов
Техред Л.Сердюкова Корректор Н, Король
Редактор Л. Зайцева
Заказ 2374/55 Тираж 627 Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101