Устройство для определения фазы сигналов

Устройство для определения фазы сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение может быть использовано при измерении фазы сигналов с нестационарным средним значением. Цель изобретения - повышение точности определения фазы. Устройство содержит генератор 1 копии сигнала, фазовращатель 2 на 90°, перемножители 3 и 6, интеграторы 4 и 7, вычислитель 5 отношения, сумматоры 8 и 11, блок 9 привязки уровня, блоки 10 и 12 выборки и хранения, интегратор 13 и формирователь 14 импульсов. Введение триггера 15, блока 16 привязки уровня и коммутатора 17 позволяет полностью исключить составляющую погрешность определения фазы, обусловленную конечной величиной времени обнуления и блоком 16 привязки уровня. 1 ил.

СО 03 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„ЛО„„Ц7 87 А 2 (511 4 G 01 R 25 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (61) 1345134 (21) 4291241/24-21 (22) 27.07.87 (46) 15.05.89. Бюл. Р 18 (71) Томский институт автоматизированных систем управления и радиоэлектроники (72) С.И.Богомолов, В.И.Икконен и Н.Г.Переход (53) 621.317. 77 (088.8) (56) Авторское свидетельство СССР

Р 1345134, кл. G 01 К 25/00, 1986. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ФАЗЫ

СИГНАЛОВ (57) Изобретение может быть использовано при измерении фазы сигналов с нестационарным средним значением.

Цель изобретения — повышение точности определения фазы. Устройство содержит генератор 1 копии сигнала,фао зовращатель 2 на 90, перемножители

3 и 6, интеграторы 4 и 7, вычислитель 5 отношения, сумматоры 8 и 11, блок 9 привязки уровня, блоки 10 и

12 выборки и хранения, интегратор 13 и формирователь 14 импульсов. Введение триггера 15, блока 16 привязки уровня и коммутатора 17 позволяет полностью исключить составляющую погрешности определения фазы, обусловленную конечной величиной времени обнуления и блоком 16 привязки уровня. 1 ил.

1479887 (1) (2) 5 U = cosset, U = sinQt. (3) где x(t) k о

cosy-x(t ), (4) k = -U о

Изобретение относится к фазоизмерительной технике и может быть использовано в радиотехнике при измерении фазы сигналов с нестационарным средним значением.

Целью изобретения является повышение точности определения фазы гармонического сигнала с линейно изменяющимся средним значением. 10

На чертеже изображена структурная схема устройства.

Устройство для определения фазы сигналов содержит последовательно соединенные генератор 1 копии сиго нала, фазовращатель 2 на 90, перемножитель 3, интегратор 4; вычислитель 5 отношения, а также подключенные к выходу генератора 1 копии сигнала последовательно соединенные 20 перемножитель 6, интегратор 7, сум-. матор 8, выходом подключенный к второму входу вычислителя 5 отношения, подключенные к входу устройства по- . следовательно соединенные блок 9 25 привязки уровня, блок 10 выборки и хранения, сумматор 11, блок 12 выборки и хранения, выходом подключенный к второму входу сумматора 8, а также включенный между выходом пере- 3р ! множителя 6 и вторым входом сумматора 11 интегратор 13 и подключенный к выходу генератора 1 копии сигнала формирователь 14 импульсов, первый выход которого подключен к входу

3S триггера 15, к установочным входам интеграторов 4 и 7, управляющему входу блока 10 выборки и хранения, а второй выход формирователя 14 импульсов подключен к установочному входу 40 интегратора 13 и блока 12 выборки и хранения, подключенный к входу устройства блок 16 привязки уровня, выход которого подключен к второму сигнальному входу коммутатора 17, выходы триггера подключен соответственно к управляющим входам блока 9 и блока 16 привязки уровня и соответственно к управляющим входам коммутатора 17, вторые входы перемножителей 3 и 6 подключены к выходу коммутатора 17.

Устройство работает следующим образом.

Генератор 1 копии сигнала форми" рует гармоническое напряжение с час-55 тотой О, которое поступает на вход перемножителя 6 непосредственно, а на вход перемножителя 3 — через фаэовращатель 2 на 90 . В результате на перемножители 3 и 6 поступают сигналы соответственно

Одновременно сигнал с выхода генератора 1 копии сигнала поступает на двухполярный формирователь 14 импульсов, в результате на одном из выходов формирователя 14 вырабатываются короткие импульсы в моменты н нуль-переходов с положительной производной сигнала генератора 1, на втором выходе формирователя последовательность импульсов в моменты нульпереходов с отрицательной производной сигнала генератора 1 ° Короткие импульсы с выхода формирователя 14 импульсов поступают на вход тригге ра 15, на выходах триггера формируются прямой и инверсный сигналы вида меандр с частотой(д/2, которые поступают на управляющие входы блоков

9 и 16 привязки уровня и на управляющие входы коммутатора 17, в результате чего сигнал на выходах блоков

9 и 16 привязки уровня, в моменты поступления на управляющий вход блока привязки уровня логической единицы, попеременно привязывается к нулю, а в моменты поступления на управляющий вход логического нуля поступает на сигнальные входы коммутатора 17. Таким образом, выходные сигналы блоков 9 и 16 привязки уровня поочередно передаются на выход коммутатора 17. Сигнал на выходе коммутатора 17 имеет вид, который соответствует сигналу с выхода блока привязки уровня основного изобретения, но с исключенными переходными процессами, что повышает точность измерений

U,„(t) =U cos(ut-q)+

+k +kt+x(t), случайная составляющая помехи определяется иэ условия равенства сигнала (3) нулю в моменты привязки уровней,t 2èè/ÿ, ш =

1, 2, 3,... где k,k — параметры медленно меняющейся составляющей помехи.

1479887 т

U,(т) = — J (U coo(rat-У)в),+

0

+k t singt dt—

U sin@ 2ik<

< 2 Т(д2

k, U sinV и 2 (8) Напряжение (7) поступает на один из входов вычислителя 5 отношения, а напряжение (8) — на один из входов сумматора 8. Интегратор 13 устанавливается в нулевое состояние импульсами со второго выхода формирователя

14, в результате чего на выходе интегратора 13 напряжение будет интегрироваться на интервале времени

Т Т вЂ” — т.е.

2 2

1.

U15 (T) = — U«(t) sinI<1t dt. (9)

T

1.

Пусть на интервале времени -Te t 0

I сигнал V.„„(t) на выходе коммутатора

17 описывается выражением

U<)„(t)=U cos(cat-g)+k +k,t, (!0)

I где k определяется иэ условия ра0

I венства сигнала u „(t) нулю в момент времени !: = -Т

-k = U cosg — k T, Интегратор 13 устанавливается в нулевое состояние импульсами со второго выхода формирователя 14. Сигнал (3) поступает на перемножители 3 и 6, на вторые входы которых поступают сигналы соответственно (1) и (2). После перемножения сигналов (1)-(3) выходные напряжения перемножителей 3 и 6 поступают на интеграторы соответственно 4 и 7. В результате интегрирования к концу интервала интегрирования (Т) напряжения на выходах интеграторов 4 и 7 будут иметь вид соответственно т

U (<) = —, J Ut„(t) coeUtdt, (вв)

1 т

U (T) = — J U, (t) coBQtdt. (6)

Подставляя в выражения (5) и (6) значения V,„„() из (3), после несложных преобразований имеем т

U (T) = — J (U ппв (вв-y) +k, +

0

+k, t cosset dt

U соя(12 (7) Таким образом, сигнал на выходе интегратора 13 за время интегрироваТ Т ния на интервале — — -с- —,- имеет

2 2 значение

U,„(Т) = — T ) Usx(t) - " dt+

Tl2 .Т

Ъ

+ J U (t) в<пи< It. (12)

10 0

Подставляя в выражение (12) значения U,„„(г) и Ь „() из выражений (3) и (1), имеем в окончательном виде тр и„(Ц = — J (U oo!c:.ВП<)-Т<

k, в)в<ппв dt+ — J k, в(пи< dt т<г -т< г

1 < . U здпц) — k s inst dt гО ТJ ° 2

2 k, 2 k0 U sinV k<

+ + — +

Т() Т(<1 2 Я

k0 (13)

)< «

2k (T) +U <о (T) 2- +

+ - 2 k +2 k +2 k Т

2 k,U <

И2Т

0 0 <

sin(f 2 !с)) (15)

2 (д Т

Так как Q T = 2<).

Напряжение (13) с выхода интегратора 13 поступает на один из входов сумматора 11, на второй вход которого поступает сигнал с выхода блока

10 выборки и хранения. Сигнал на выходе блока 10 выборки и хранения формируется следующим образом. С выхода формирователя 14 импульсов импульсы, характеризующие конец интервала интегрирования основных интеграторов 4 и 7, поступают на управляющий вход блока 10 выборки и хранения. По переднему фронту этих импульсов выбирается и запоминается значение напря40 жения в момент времени, предшествующий привязке уровней. Это соответствует значению напряжения U<)r (t) (10) в момент времени t = и Т, где n =

= О, 1, 2,..., т.е. на выходе блока

4S 10 выборки и -хранения в момент с = О запомнится значение напряжения, равное

U„(0) = U „(u) = k Ò,. (14)

Напряжение (14) с выхода блока 10 поступает на сумл<атор 11, где происходит его суммирование с сигналом (13) с выхода интегратора 13. В результате на выходе сумматора 11 имеем сигнал

В выражении (15) учтено, что, согласно соотношений (4) и (11), справедливо

1479887 6

Следовательно, введение в известное устройство дополнительных узлов позволяет полностью исключить состав5 ляющую погрешности определения фазы, обусловленную конечной величиной времени обнуления" схемой привязки уровня.

k, (T) = kî+U cosg = kî 1 о

Напряжение (15) с выхода сумматора поступает на сигнальный вход блока 12 выборки и хранения, на управляющий вход которого поступают корот- 10 Ф о р м у л а кие импульсы со второго выхода формирователя 14 импульсов, по переднему фронту этого импульса.

Напряжение (15) с выхода сумматора 11 запоминается на .выходе блока 12 выборки и хранения и посту.— пает на вход сумматора 8, на второй вход которого поступает сигнал (6) с выхода интегратора 7. В результа.те на выходе сумматора 8 к моменту времени t = Т напряжение будет равно изобретения

Устройство для определения фазы сигналов по авт. св. N - 1345134, отличающееся тем, что, с целью повышения точности определения фазы сигнала с линейно изменяющимся средним значением, в него введены последовательно соединенные триггер, второй блок привязки и коммутатор, выход которого подключен к сигнальному входу первого блока выборки и хранения, второй выход триггера подсоединен к второму входу первого блока привязки, выход кото2б рого соединен с вторым сигнальным входом коммутатора, при этом сигнальный вход второго .блока привязки подключен к входу устройства, выходы триггера подключены к соответствую 0 щим управляющим входам коммутатора, . выход которого соединен также с объединенными вторыми входами перемножителей, а вход триггера подключен к первому выходу формирователя импульсов.

Ц (Т)=U (T)+U (Т) U sine< (17)

Напряжение (17) поступает на вход вычислителя 5 отношения, на второй вход которого поступает сигнал (7) с выхода интегратора 4. На выходе вычислителя 5 отношения формируется сигнал, пропорциональный отношению сигналов, поступающих на его входы

И (Т) и (Т)/И,(Т) 2 tgy.

Таким образом, на выходе устройства получается несмещенная оценка. тангенса фазы исходного колебания.

Составитель А.Старостина

Редактор Т,Парфенова Техред А.Кравчук

Корректор M.Максимишинец

Заказ 2539/44 Тираж 714 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãoðoä, ул. Гагарина,101