Устройство для выделения сигналов реверса

Устройство для выделения сигналов реверса

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной и цифровой измерительной технике и может найти применение при разработке цифровой измерительной аппаратуры, а также в различных системах обработки информации. Цель изобретения - повышение помехоустойчивости и надежности. Для достижения поставленной цели в устройство введены дешифратор 1 и элементы 2, 5, 6, 7 задержки. Устройство также содержит входные шины 8, 9, элементы И-ИЛИ 3,4 и выходные шины 10, 11. Повышение помехоустойчивости и надежности обусловлено применением динамического принципа формирования импульсов и отсутствием триггеров. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„, 480118 А1

1511 4 Н 03 К 21/02

О САН Е ИЗОБРЕТЕНИЯ

И A ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР (21) 4319073/24-21 (22) 20. 10. 87 (46) 15.05.89. Бюп. ¹ 18 (7l ) Куйбьппевский авиационный инстио тут им. акад. С. П. Королева (72) М. А, Федоров, А. В. Данило в, С. Б. Днепровский, С, А. Макитрин и С.П. Мерзляков (53) 621.374,32(088,8) (56) Авторское свидетельство СССР № 438006, кл. G 05 В 19/18, 1974.

Авторское свидетельство СССР № 760453, кл. Н 03 К 21/02, 1978. (54) УСТРОЙСТВО ДЛЯ В6ЩЕЛЕНИЯ СИГНАЛОВ РЕВЕРСА (57) Из обретение относится к вычислительной и цифровой измерительной технике и может найти применение при разработке цифровой измерительной аппаратуры, а также в различных системах обработки информации. Цель изобретения — повышение помехоустойчивости и надежности. Для достижения поставленной цели в устройство введены дешифратор 1 и элементы 2, 5, 6, 7 задержки. Устройство также содержит входные шины 8, 9, элементы И-ИЛИ

3, 4 и выходные шины 10, 11. Повышение помехоустойчивости и надежности обусловлено применением динамического принципа формирования импульсов и отсутствием триггеров. 2 ил.

Из обр етение относится к вычислительной и цифровой измерительной технике и может найти применение при разработке цифровой измерительной аппаратуры, а также в различных системах обработки информации, использующих реверсивные счетчики.

Целью изобретения является повышение помехоустойчивости и надежности.за счет исключения триггеров и введения дешифратора и элементов задержки, обеспечивающих формирование импульсов Ilo динамическому принципу.

На фиг. 1 представлена структурная схема устройства для выделения сигналов реверса; на фиг. 2 — временные диаграммы сигналов °

Устройство для выделения сигналов реверса содержит (фпг. 1) дешифратор 1, первый элемент 2 задержки, первый и второй элементы П-ИЛИ 3 и 4, второй — четвертый элементы 5 — 7 задержки, первую и вторую входные шины 8 и 9 и первую и вторую выходные 25 шины 10 и 11.

IIa фиг. 2 приведены временные диаграммы сигналов U gy,, Бв„, П, U,, uç ° " U„И„, "з, ", U„êH

U „,„ соответственно на входных шинах 8 и 9, на первом, втором, четвертом, третьем выходах дешифратора 1, на выходах первого, второго, четвертого, третьего элементов 2, 5, 7, б задержки и на выходных шинах )О, 11.

Входные шины 8 и 9 соединены соответственно с первым и вторым входами дешифратора 1, первый — четвертый выходы которого соединены соответственно с входами элементов 2-7 задерж-40 ки. Первый и второй входы первой структуры И элемента И-ИЛИ 3 соединены соответственно с выходом элемента

2 задержки и вторым выходом дешифратора 1. Первый и второй входы второй структуры И элемента И-ИЛИ 3 соединены соответственно с выходом элемента

5 задержки и четвертым выходом дешифратора 1. Первый и второй входы третьей структуры И элемента И-ИЛИ 3 соединены соответственно с выходом элемента 7 задержки и третьим выходом дешифратора l, первый и второй входы четвертой структуры И элемента И-ИЛИ

3 соединены соответственно с первым выходом дешифратора 1 и выходом элемента б задержки. Первый и второй входы первой структурь1 И элемента

И-IUIII 4 соединены соответственно с

118 третьим выходом дешифратора 1 и выходом элемента 2 задержки. Первый и второй входы второй структуры И элемента И-ИЛИ 4 соединены соответст— венно с выходом элемента 6 задержки и четвертым выходом дешифратора 1.

Первый и второй входы третьей структуры И элемента И-ИЛИ 4 соединены соответственно с первым выходом дешифратора 1 и выходом элемента 5 задержки. Первый и,второй входы четвертой структуры И элемента И-ИЛИ 4 соединены соответственно с вторым выходом дешифратора 1 и выходом элемента 7 задержки. Выходы элементов -HJIII 3 и

4 соединены соответственно с выходными шинами 10 и 11.

Дешифратор 1 преобразует двоичный код, поступающий по шинам 8 и 9, в позиционный, причем. при поступлении на шины 8 и 9 кодов 00, 10, 01, 11 на первом — четвертом выходах дешифратора 1 соответственно появляются коды 1000, 0100, 0010 и 0001.

Устройство функционирует следующим образом, Возможны два варианта относительного изменения входных сигналов

Uвх, v U вх во времени (фиг. 2), приходящих по шинам 8 и 9.

В первом варианте (фиг. 2, участок с момента времени t, и t рв,) каждый положительный перепад сигнала

UII происходит при низком уровне сигнала U в а каждый отрицательный — при высоком уровне сигнала

U z> z, причем временным интервалам

t,-t, t -t » t z-t соответствуют коды 00 10, 11, 01 на первом и втором входах дешифратора 1 и высокие уровни сигналов Uo U „, U3, U на его соответствующих выходах. При этом на. выходе элемента И вЂ” ИЛИ 3 при совпадении высоких уровней сигналов и П 1> П1в и Пв 119з и 0 р Б з и

U0 соответственно на времеппых интер-! валах формируются импульсы прямого счета длительно стью, определяемой временем задержки элементов 2-7 задержки. На выходе элемента И-ИЛИ 4 импульгы обратного счета не формируются, так как совпадение высоких уровней U u U „

Uз H U з, Uq 0oç вв об еспечивается.

Во втором варианте {фиг. 2, участок с момента времени t до момента времени to) каждый положительный!

480118 перепад сигнала U происходит при

Вх, высоком уровне сигнала U „, а кижах т дый отрицательный перепад — при низком уровне сигнала U q причем временныи интервалаи t> tg t< у

5 соответствуют коды 01, 11, 10, 00 на первом и втором входах дешифратора 1 и высокие уровни сигналов U, U, U, U< на его соответствующих выходах, При этом на выходе элемента И-ИЛИ

4 при совпадении высоких уровней сиг.налов Ug> H Ua И ъ H Ug И1 9 H Uo в

Uц и Uz соответственно на временных15

ННТеРВВ аХ t6 t, t7 t 7 tg t Ó > t9

9 формируются импульсы обратного счета длительно стью, определя емой временами задержки элементов 6, 7, 5, 2 задержки соответственно, На выходе эле- 2р мента И-ИЛИ 3 импульсы прямого счета не формируются, так как не обеспечивается совпадение высоких уровней сигналов 1оз и 1 1 1 и о9 Пз

U j U H HU . 25

Предлагаемое устройство по сравнению с прототипом, несмотря на простоту реализации, имеет значительную помехоустойчивость и надежность, позволяющую получить высокую достоверность информации, в том числе при быстрых нерегулярных изменениях кода, что достйгается благодаря использованию меньшего количества логических элементов, а также потому, что

35 предлагаемое устройство относится к устройствам динамического типа (оно реагирует на фронт входных сигналов, а в прототипе преобразование осуществляется по уровню сигналов), B пред- 4р лагаемом устройстве процесс формирования счетного импульса длится очень малый промежуток времени, что позволяет .значительно повысить помехоустойчивость.

Формула изобретения Устройство для выделения сигналов рЕверса, содержащее две входные ши50 ны, две выходные шины и два элемента

И-ИЛИ, каждьгй из которых содержит первую и вторую структурц И, о т— л и ч а ю щ е е с я теи, что, с целью повышения помехоустойчивости и надежности, в него введены дешифратор и четыре элемента задержки, а в каждый элемент И-ИЛИ вЂ” третья и четвертая структуры И, первая и вторая входные шины соединены соответственно с первым и вторым входами дешифратора, первый, второй, третий и четвертый выходы которого соединены соответственно с входаиц первого, второго, третьего и четвертого элементов задержки, первый и второй входы первой структуры И первого элемента ИЛИ соединены соответственно с выходом первого элемента задержки и вторым выходом дешифратора, первый и второй входы вгорой структуры И первого элемента И-ИЛИ соединены соответственно с выходом второго элемента задержки и четвертым выходом дешифратора, первый и второй входы третьей структуры И первого элемента

И-ИЛИ соединены соответственно с выходом четвертого элемента задержки и третьим выходом дешифратора, первый и второй входы четвертой структуры И первого элемента И-ИЛИ соединены соответственно с первым .выходом дешифратора и выходом третьего элемента задержки, первый и второй входы первой структуры И второго элемента

И-ИЛИ соединены соответственно с третьим выходом дешифратора и выходом первого элемента задержки, первый и второй входы второй структуры И второго элемента соединены соответственно с выходом третьего элемента задержки и четвертым выходом дешифратора, первый и второй входы третьей, структуры И второго элемента И-ИЛИ соединены соответственно с первым выходом дешифратора и выходом второго элемента задержки, первый и второй входы четвертой структуры И второго элемента И-ИЛИ соединены соотHpòñòâåíío с вторым выходом дешифратора и выходом четвертого элемента задержки, выходы первого и второго элементов И-ИЛИ соединены соответственно с первой и второй выходными шинами, 1480118 иВЦХ2 ри $4 6 б 7 Д g у у

Составитель К,Ранов

Редактор А. Лежпина Техред M.Дидык Корректор М,Циткина

Заказ 2558/56 Тираж 885 Подписное .ВНИИШ1 Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101