Многофазный импульсный стабилизатор напряжения

Многофазный импульсный стабилизатор напряжения

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электротехнике и может быть использовано в качестве источников питания электротехнической и радиоэлектронной аппаратуры. Цель изобретения - расширение функциональных возможностей за счет сохранения постоянным периодом коммутации силовых преобразовательных ячеек при изменении числа работающих ячеек. Устройство содержит M силовых преобразовательных ячеек 2, управление которыми производится при помощи импульсов, подаваемых с выхода блока 4 управления. Для формирования переднего и заднего фронтов управляющих импульсов блок 4 управления выполнен на широтно-импульсном модуляторе 11, М-разрядном универсальном регистре 12, М-разрядном регистре 13 сдвига, К-разрядном двоичном счетчике 19, К-разрядном цифровом блоке 20 сравнения. Число M преобразовательных ячеек 2 ограничивается максимально возможным числом М, определяемым количеством разрядов регистров 12 и 13 и количеством триггеров 17. Поддержание постоянного периода коммутации преобразовательных ячеек 2 обеспечивается формирователями тактовых импульсов 6, 7 N-разрядными цифровыми узлами 23, 24 сравнения и дополнительным кодирующим блоком 25. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК щ 4 G 05 F 1/56

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCROMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4324875/24-07 (22) 04.! 1.87 (46) 30.05.89. Бюл. № 20 (71) Куйбышевский электротехнический институт связи (72) В. Ф. Кадацкий и В. Ф. Яковлев (53) 62! .316.722.1 (088.8) (56) Авторское свидетельство СССР № 1156032, кл. G 05 F 1/56, 1983.

Авторское свидетельство СССР № !070528, кл. G 05 F !/56, 1982. (54) МНОГОФАЗНЫЙ ИМПУЛЬСНЫЙ

СТАБИЛИЗАТОР НАПРЯЖЕНИЯ (57) Изобретение относится к электротехнике и может быть использовано в качестве источников питания электротехнической и радиоэлектронной аппаратуры. Цель изобретения — расширение функциональных возможностей за счет сохранения постоянным периодом коммутации силовых преобразовательных ячеек при изменении числа работаюИзобретение относится к электротехнике и может быть использовано в качестве источников электропитания электротехнической и радиоэлектронной аппаратуры.

Цель изобретения — расширение функциональных возможностей за счет сохранения постоянным периода коммутации силовых преобразовательных ячеек при изменении числа работающих ячеек.

На фиг. 1 приведена схема многофазного импульсного стабилизатора напряжения; на фиг. 2 — эпюры напряжений, поясняющие работу схемы.

Многофазный импульсный стабилизатор напряжения, входные выводы которого соединены с выходом источника 1 питания, состоит из силовых преобразовательных ячеек 2, выходные выводы которых подключены к нагрузке 3 параллельно или последовательно, и блока 4 управления, содержащего генера„„Я0„„1483438 A 1

2 щих ячеек. Устройство содержит М силовых преобразовательных ячеек 2, управление которыми производится при помощи импульсов, подаваемых с выхода блока 4 управления.

Для формирования переднего и заднего фронтов управляющих импульсов блок 4 управления выполнен на широтно-импульсном модуляторе 11, М-разрядном универсальном регистре 12, М-разрядном регистре 13 сдвига, К-разрядном двоичном счетчике !9, К-разрядном цифровом блоке 20 сравнения.

Число М преобразовательных ячеек 2 ограничивается максимально возможным числом

М, определяемым количеством разрядов регистров 12 и 13 и количеством триггеров 17.

Поддержание постоянного периода коммутации преобразовательных ячеек 2 обеспечивается формирователями тактовых импульсов 6, 7, п-разрядными цифровыми узлами

23, 24 сравнения и дополнительным кодирующим блоком 25. 2 ил. тор 5 синхроимпульсов, первый 6 и второй 7 формирователи тактовых импульсов, первый

8 и второй 9 формирователи строб-импул»»сов, формирователь 10 импульсов синхронизации широтно-импульсного модулятора 11, универсальный М-разрядный регистр 12, Мразрядный регистр 13 сдвига, источник 14 опорного напряжения, аналоговый узел 15 сравнения, М-логических элементов 2И—

НЕ 16, М-триггеров 17 управления, источник 18 питания блока управления, К-разрядный двоичный счетчик 19, К-разрядный цифровой блок 20 сравнения, кодирующий блок 21, элемент 2ИЛИ 22, первый 23 и второй 24 п-разрядные цифровые узлы сравнения и дополнительный кодирующий блок

25.

Источник 1 питания и силовые преобразовательные ячейки 2 имеют две общие шины. Нагрузка 3 в случае гальваничес1483438

25

Т =0,01TKk, 30

3 кой развязки не имеет общей точки соединения с источником 1 питания.. Генератор 5 синхроимпульсов выходом соединен с формирователями 6 и 7 тактовых импульсов.

Выходы разрядов первого формирователя тактовых импульсов 6 подключены к соответствующим информационным входам первого и-разрядного цифрового узла 23 сравнения, кодирующие входы которого подключены к дополнительному кодирующему блоку

25. Выход цифрового узла 23 сравнения подключен к входу К-го разрядного двоичного счетчика 19, к входу синхронизации

i×-разрядного регистра 13 сдвига, входу установки н «О» первого формирователя 6 тактовых импульсов. Один из входов широтноимпульсного модулятора 11 подключен к выходу формирователя 10 импульсов синхронизации, а другой — к выходу аналогового узла 15 сравнения, один из входов которого подключен к источнику 14 опорного напряжения, а другой — к нагрузке 3. Выход широтно-импульсного модулятора 11 подключен к входу первого формирователя строб импульсов 8 и информационному входу М-разрядного регистра 13 сдвига. Выход первого формирователя 8 строб-импульсов подключен к входу выбора режима приема информации универсального М-разрядного регистра 12 и его входу синхронизации режима параллельного приема информации, а также к одному из входов элемента

2ИЛИ 22. Выходы разрядов второго формирователя 7 тактовых импульсов подключены к соответствующим информационным входам второго и-разрядного цифрового узла 24 сравнения, кодирующие входы которого соединены с дополнительным кодирующим блоком 25. Выход цифрового узла 24 сравнения соединен с входом синхронизации последовательного приема информации универсального М-разрядного регистра 12 и другим входом элемента 2ИЛИ 22. Выход элемента 2ИЛИ 22 подключен к входу установки в «О» второго формирователя 7 тактовых импульсов. Вход первого разряда универсального М-разрядного регистра 12 подключен непосредственно или через резистор к плюсовой шине источника 18 питания блока управления, остальные (М вЂ” 1) входов подключены к минусовой шине источника 18.

Выходы разрядов регистра 12 подключены к входам синхронизации соответствующих триггеров 17, а выходы разрядов регистра 13 подключены к входам соответствующих логических элементов 2И вЂ” НЕ 16, другие входы которых подключены K выходу формирователя 9 строб-импульсов, вход которого соединен с выходом цифрового узла 23 сравнения. Выходы логических элементов 2И

HE — 16 подключены к входам соответствующих триггеров 7 управления, выходы которых соединены с входами соответствующих силовых преобразовательных ячеек 2, а Dвходы непосредственно или через резистор— к плюсовой шине источника 18 питания, выходы разрядов двоичного счетчика 19 подключены к информационным входам соответствующих разрядов цифрового блока 20 сравнения. Выходы разрядов кодируюшего блока 21 подключены к кодирующим входам соответствующих разрядов цифрового блока

20 сравнения. Выход цифрового блока 20 сравнения подключен к входу установки в

«О» К-разрядного счетчика 19 и выходу формирователя импульсов синхронизации широтно-импульсного модулятора. В качестве силовой преобразовательной ячейки 2 могут использоваться работающие в режиме переключений однотактные и двухтактные конверторы, выполненные по любой из известных схем. B качестве формирователей 6 и 7 тактовых импульсов могут быть использованы двоичные счетчики. Все каскады блока 4 управления питаются от источника 18 питания.

Многофазный импульсный стабилизатор работает следующим образом.

С выходы генератора 5 синхроимпульсов напряжение с периодом где T — период коммутации силовых каналов 2;

К вЂ” требуемая точность воспроизведения длительности импульса выходного сигнала широтно-импульсного модулятора 11 на входе силовых преобразовательных ячеек 2, Я, поступает на входы формирователей 6 и 7 тактовых импульсов, в качестве которых могут быть использованы двоичные и-разрядные счетчики. В периоде коммутации силовых каналов Т укладывается Q периодов

Т импульсов генератора 5 синхроимпульсов. Если в многофазном импульсном стабилизаторе работает m каналов и электрические процессы в каждом из каналов сдвинуты относительно соседнего канала на gi импульсов, то Q=m gk. Для сохранения постоянным периода коммутации силовых преобразовательных ячеек 2 при изменении т следует менять уь чтобы общее число импульсов Qоставалось при:мерно постоянным, gk должно быть ближайшим целым числом в соотношении Q/m.

Временный сдвиг (фиг. 2а) между процессами в силовых преобразовательных ячейках 2 формируется с помощью формирователей 6 и 7 тактовых импульсов, и-разрядных цифровых узлов 23 и 24 сравнения и дополнительного кодирующего блока

25, а число работающих преобразовательных ячеек 2 формируется К-разрядным двоичным счетчиком 19, цифровым блоком 20 сравнения и кодирующим блоком 21. Эти блоки работают следующим образом.!

483438

На кодирующие входы цифрового блока

20 сравнения постоянно подается двоичное число в виде двоичного кода (n-разрядного в кодирующем блоке 21 и К-разрядного в двоичном счетчике 19). На информационные входы подается двоичное число, непрерывно увеличивающееся на единицу с каждым поступающим импульсом на вход счетчика, При равенстве кодов на выходах счетчика и кодирующего блока цифровой блок 20 сравнения устанавливает свой выход в состояние «1» (при неравенстве кодов был «О»). Этот сигнал «1», приходя на вход установки в «О» счетчика 19, сбрасывает его в состояние

00...0, равенство кодов на входах цифрового блока сравнения нарушается, на его выходе появляется уровень «О», счетчик начинает счет и т. д. В результате на выходе цифрового блока 20 сравнения образуется периодическая последовательность строб-импульсов, в периоде которой укладывается число периодов входного сигнала счетчика, равное числу, заданному кодирующим блоком 21.

Количество разрядов двоичного счетчика 19 и цифрового блока сравнения определяется максимально возможным числом М силовых преобразовательных ячеек 2 и определяется выражением вида

1+tg2(M+ 1) K tg2(M+ 1 ) .

Количество разрядов формирователей 6 и 7 тактовых импульсов и цифровых узлов 23 и 24 сравнения определяется по минимальному требуемому числу т;„силовых преобразовательных ячеек 2 с помощью выражения

n=lgz() ..

Т- mmin

Число силовых преобразовательных ячеек ограничено максимально возможным числом М, определяемым количеством разрядов регистра 12 и 13 и соответственно количеством триггеров 17 управления, которые выбираются из условия обеспечения функционирования максимально возможного числа М работающих на общую нагрузку силовых преобразовательных ячеек 2.

Рассмотрим работу многофазного стабилизатора при m=M. Пилообразное напряжение U„(t) с периодом следования Т (фиг. 2б) на восходе формирователя 10 и постоянное напряжение UÄP) на выходе схемы 15 сравнения используются для формирования на выходе широтно-импульсного модулятора 11 широтно-модулированного сигнала с длительностью импульса 1„ и периодом T (фиг. 2в). Указанный сигнал поступает на информационный вход регистра 13 сдвига.

Запись информации .регистром 13 сдвига осуществляется фронтом 1/О импульсов, поступающих с выхода первого цифрового узла 23 сравнения на вход синхронизации

5 I0 !

55 регистра 13 (фиг. 2а). Это обеспечивает появление у регистра 13 высокого уровня напряжения на выходе первого разряда в момент t=O (фиг. 2г), на выходе второго разряда в момент t=T„=T/M (фиг. 2д), на выходе M-го разряда в момент t= {М вЂ” 1)Т„.

В общем случае длительность импульсов на выходах разрядов регистра 13 (фиг. 2г — е) отличается от длительности импульсов на выходе широтно-импульсного модулятора 11 (фиг. 2в) на величину 0(At(T„.

Одновременное присутствие высоких уровней на входах логических элементов

2И вЂ” НЕ 16 обеспечивает íà R-входе триггеров 17 управления низкий уровень и их установку в «О». Согласно временным диаграммам напряжений на входе логических элементов (фиг. 2r — е) на выходе первого триггера 17 появляется высокий уровень в момент t=0, на выходе второго триггера 17 — в момент /=Т„на выходе М-го триггера 17 — в момент t=(M — 1)Т„. До момента 1=1 универсальный М-разрядный регистр 12 находится в режиме последовательного приема информации со сдвигом вправо, так как на входе выбора режима информации присутствует низкий уровень (фиг. 2ж). Импульсы с выхода второго цифрового узла 24 сравнения (фиг. 2з) поступает на вход синхронизации регистра 12 и обеспечивают в моменты времени фронта 1/О запись поступающего на информационный вход низкого уровня. В момент времени /=/ (фиг. 2в) на выходе широтноимпульсного модулятора 11 формируется низкий уровень напряжения. По фронту 1/О этого сигнала формирователь 8 обеспечивает короткий строб-импульс (фиг. 2ж), который высоким уровнем через элемент 2ИЛИ 22 устанавливает формирователь (счетчик) 7 по R-входу в состояние «О» и регистр 12 в режим параллельного приема информации.

Так как вход первого разряда подключен к плюсовой шине источника 18 питания, а остальные входы разрядов — к минусовой шине источника 8 питания, то в момент 1/О строб-импульса обеспечивается запись в регистр 12 двоичного кода с единицей в младшем разряде и и нулями во всех старших.

После окончания строб-импульса формирователь (счетчик) 7 обеспечивает импульсы с периодом Т„на входе синхронизации регистра 12, перешедшего в режим последовательного приема информации. Записанный в момент времени i=t» высокий уровень сохраняется на выходе первого разряда регистра 12 на интервале времени t (t(t +? „ (фиг. 2и). В момент времени t=t„+T,, совпадающий с фронтом 1/Î импульса, поступающего с выхода второго цифрового узла

24 сравнения на вход синхронизации регистра 12 (фиг. 2з), записывается низкий уровень в первый разряд (фиг. 2и) регистра 12, так как на его входе присутствует низкий уровень (фиг. 2ж), и высокий уровень

7 во второй разряд (фиг. 2к) и далее на

Ч-й разряд (фиг. 2л).

Таким образом, регистр 12 имеет высокий уровень напряжения с длительностью T„на выходе первого разряда в момент времени

l=t„, на выходе второго разряда — в момент времени t=t +T„, на выходе М-го разряда — в момент времени t=t +(M — 1)Т„.

Так как выходные цепи регистра 12 подключены к входам синхронизации триггеров 17 управления, то в указанные моменты времени фронтом О/1 переключаются триггеры

17 (на 0-входе присутствует высокий уровень). Формирователи 6 и 7 имеют одинаковую разрядность и на кодирующих входах цифровых узлов 23 и 24 сравнения присутствует один и тот же код. Это обеспечивает формирование тактовых импульсов с равным периодом следования Т„, zо cо сдвигом по фазе, так как начальное состояние счетчика 7 синхронизируется в момент времени t=t . В результате на выходах триггеров 17 управления получают широтномодулированные импульсы (фиг. 2н, о, п), равные по длительности сигналу на выходе широтно-импульсного модулятора 11. Их сдвиг во времени на величину Т„обеспечивает сдвиг во времени электрических процессов в силовых преобразовательных ячейках 2. В следующие периоды времени процессы повторяются аналогично описанному., Изменение напряжения на нагрузке 3 при воздействии какого-либо возмущающего воздействия приводит к изменению уровня напряжения U„-() на выходе узла 15 сравнения и соответствующему изменению сигнала на выходе широтно-импульсного модулятора 11. Это приводит к изменению (сдвигу) во времени сигналов на выходах регистра сдвига 12, воспроизводящего перепад 1/О широтно-модулированного сигнала, и к изменению длительности сигналов на выходе триггеров 17 управления и энергии, передаваемой каждой силовой преобразовательной ячейкой 2 в нагрузку 3. Указанные изменения за с ет использования отрицательной обратной связи направлены на компенсацию возмущаюгцих воздействия и установлению с заданной точностью напряжения на нагрузке 3.

Изобретение позволяет снизить материальные затраты на производство и настройку многофазных преобразователей напряжения за счет унификации всего устройства путем унификации силовых преобразовагельных ячеек и блока управления.

Указанные преимущества достигаются возможностью управления различным количеством преобразовательных ячеек (от 2 до

М) при неизменном периоде коммутации силовых ячеек. Подстроечные операции при переходе от одного числа фаз к другому состоят лишь в введении нового кода в кодирующие блоки.

483438

Формула изобретения

Многофазный импульсный стабилизатор напряжения, содержащий М силовых преобразовательных ячеек, по входу каждая из которых соединена с входными и по выходу с выходными выводами, блок управления, состоящий из генератора синхроимпульсов, формирователя импульсов синхронизации, широтно-импульсного модулятора,M-разрядного регистра сдвига, М-триггеров управления, М логических элементов 2И вЂ” НЕ, двух и-разрядных формирователей тактовых импульсов, двух формирователей строб-импульсов, источника опорного напряжения, аналогового узла сравнения, К-разрядного двоичного счетчика, К-разрядного цифрового блока сравнения и кодирующего блока, причем аналоговый узел сравнения одним из входов подключен к источнику опорного напряжения, другим — к выходным выводам стабилизатора, а выходом — к одному из входов широтно-импульсного модулятора, другой вход которого подключен к выходу формирователя импульсов синхронизации, выход широтно-импульсного модулятора через первый формирователь строб-импульсов подключен к общей точке соединения входов последовательного приема информации, выбора режима приема информации, синхронизации режима параллельного приема информации универсального М-разрядного регистра сдвига, у которого вход первого разряда параллельного приема информации подключен к плюсовой шине источника питания блока управления, а остальные входы разрядов параллельного приема информации— к минусовой шине указанного источника питания, выходы разрядов — к входам синхронизации соответствующих триггеров управления, у которых выходы подключены к входам управления соответствующих силовых преобразовательных ячеек, R-входы к выходам соответствующих логических элементов 2И вЂ” НЕ D-входы к плюсовой шине источника питания блока управления, первые входы М логических элементов 2И вЂ” НЕ подключены к выходу второго формирователя строб-импульсов, выход генератора синхроимпульсов подключен к входам первого и второго формирователей тактовых импульсов, вторые входы М логических элементов

2И вЂ” НЕ подключены к соответств у югцим выходам разрядов регистра сдвига, вход последовательного приема информации которого подключен к выходу широтно-импульсного модулятора, каждый из К выходов К-разрядного счетчика подключен к соответствующим информационным входам К-разрядного цифрового блока сравнения, кодирующие входы которого подключены к соответствующим выходам кодирующего блока, а выход— ко входу установки в «0» К-разрядного двоичного счетчика и входу формирователя

1483438

9 импульсов синхронизации, отличающийся тем, что, с целью расширения функциональных возможностей за счет сохранения постоянным периода коммутации силовых преобразовательных ячеек при изменении числа работающих ячеек, в него введены первый и второй цифровые и-разрядные узлы сравнения, дополнительный кодирующий блок и элемент 2 ИЛИ, причем информационные входы первого п-разрядного цифрового узла сравнения подключены к соответ- 10 ствующим выходам первого формирователя тактовых импульсов, выход первого и-разрядного цифрового узла сравнения подключен к входу второго формирователя стробимпульсов, входу управления К-разрядного счетчика, входу синхронизации М-разрядно15 го регистра сдвига, к входу установки в «О»

10 первого формирователя тактовых импульсов, информационные входы второго и-разрядного цифрового узла сравнения подключены и соответствующим выходам второго формирователя тактовых импульсов, выход второго п-разрядного цифрового узла сравнения подключен к входу синхронизации последовательного приема информации М-разрядного универсального регистра и первому входу элемента 2ИЛИ, второй вход которого подключен к выходу первого формирователя строб-импульсов, а выход — к входу установки в «О» второго формирователя тактовых импульсов, выходы дополнительного кодирующего блока подключены к соответствующим кодирующим входам первого и второго и-разрядных цифровых узлов сравнения.

1483438

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-издательский комбинат «Патент», г. Ужгород, ул. Гагарина, 101

Редактор Л. Пчолинская

Заказ 2832 45

gus. 2

Составитель Е. Финогенов

Техред И. Верес Корректрр Т. Колб

Тираж 788 Подписное