Запоминающее устройство

Запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано при построении накопителей дисплейного оперативного запоминающего устройства с малым временем доступа при записи информации, предназначенного для накопления, буферного хранения битовой карты изображения, синтезированного ЭВМ или графическим процессором, и регенерации изображения на экране телевизионного монитора. Цель изобретения - повышение быстродействия устройства. Устройство содержит регистр 1, первый коммутатор 2, N одноразрядных накопителей 3<SB POS="POST">1</SB>-3<SB POS="POST">N</SB> динамического типа, дешифратор 4, второй коммутатор 5, N элементов И 6<SB POS="POST">1</SB> - 6<SB POS="POST">N</SB>. Повышение производительности при блочной записи достигается благодаря использованию режима страничной записи в одноразрядные накопители. 1 ил.

СОЮЗ СОВЕТСНИХ.

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

<51)4 G ll С 1)/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ,(21) 4267160/24-24 (22) 23.06.87 (46) 30.05.89. Бюп, № 20 (72) E.Н.Калужникова и В.В.Конов (53) 68).327.6 (088.8) (56) Микропроцессорные средства и системы, 1986,,№ 4, с. 69.

Микропроцессорные средства и системы. 1986, № ), с. 61, (54) ЗАПОМ)ША)ОШЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано при построении накопителей дисплейного оперативного запоминающего устройства с малым временем доступа при записи информации, предназ„„SU„„483492 А 1 наченного для накопления, буферного хранения битовой к арты и зобр аже нйя, синтезированного ЭВМ или графическим процессором, и регенерации изображения на экране телевизионного монитора. Цель изобретения — повышение быстродействия устройства. Устройство содержит регистр 1, первый коммутатор 2, Н вдНоразрядных накопителей

3 -3 динамического типа, дешифратор

4, второй коммутатор 5, N элементов И б,-б„. Повышение производительности при блочной записи достигается благо даря использованию ражима страничной записи в одноразрядные накопители.

1 ил.

1483492

Изобретение относится к вычисли— тельной технике и может быть использовано при построении накопителей дисплейного оперативного запоминающего устро

Цель изобретения — повышение быстродействия путем сокращения среднего 15 времени доступа при записи сформированной битовой карты графического изображения в дисплейное запоминающее устройство.

На чертеже схематически приведено 20 предлагаемое запоминающее устройство.

Устройство содержит регистр 1, первый коммутатор 2, N одноразрядных накопителей 3 динамического типа, дешифратор 4, второй коммутатор 5, N элементов И б. На чертеже обозначены также: первый 7 и второй 8 входы обращения устройства, вход 9 управления подключением адреса, первый вход 10 задания режима, третий 11 вход зада- 30 ния режима, входы 12 задаш я режима, .второй 13 вход задания режима, информационный 14 вход устройства, информационные 15 выходы устройства, адресные 1б входы устройства. Устройст- 35 во содер>кит m адресных входов A -к1 -к+1 ° ° * Ле 1+i ° ° ° > Л ь -1 (адресуемое пространство битовой карты графиче ского изображения со ставляет 2 ), при этом выводитьсл на отоб- QQ ражение может только часть пли vce укаэанное пространство, графического иэображения в зависимости от формата кадра и разрешающей способности растрового монитора. Младшая группа адресов А... Л, обеспечивает доступ 1 ° ° Ь к отдельному одноразрядному накопителю 3. Остальные разряды адреса

А к,1...,Л„, адресуют указанные слова в прямоугольных координатах Х, Y битовой карты пэображепия: группа адресов А„,..., Л соответствует координате Х, а А,,...,, Л вЂ” координате Y причем расчет битовой карты изображения графическим процессором или ЭВИ производится поэлементно в указанных прямоугольных координатах.

Взаимно однозначное соответствие ме>кду множествами адресных пространств предлагаемого устройства и группы одноразрядных накопителей динамического типа установлено следующим образом: группе адресных входов строки

PAS (в порядке возрастания) соответствуют адресные входы А „+,,. ° ., A <, Ащ, группе адресных входов столбца

GAS соответствуют A „,..., А „... причем в регенерации информации в на— копителях участвуют 1<+1,...,1 разряды адресных входов устройства, Устройство работает следующим об— разом, Режим считывания. В режиме считывания информации на отображение обращение производится одновременно ко всем одноразрядным накопителям 3, при этом адрес слова, подлежащего выводу .на отображение, поступает на группу адресных входов 16 устройства А „, A . По входу 9 устройства первый коммутатор 2 подключает информационные входы второй группы к соответствующим адресным входам накопите— лей 3. Прием адреса в накопители 3 производится по сигналу строба адреса строки, поступающему на второй управляющий вход 8 устройства. Затем по входу 9 устройстьа первый коммута;ор 2 подключает информационные входы первой группы к соответствующим адресным входам указанных накопителей

3, и прием адреса в накопители 3 производится по сигналу строба адреса столбца, поступающему на первый вход

7 обращения устройства. Считывание слова данных на отображение осуществляется с информационных выходов 15 устройства. В режиме считывания на вход 10 задания режима устройства сигнал разрешения записи не подается (неактивное состояние). В режиме считывания на отображение производится последовательный перебор адресов по

rpyrmaM Р к„) ° ° ° 9 Л ф Л + 1, . ф Лму при этом регенерация накопителей осуществляется за время выдачи одной строки растра изображения, Режим записи. Блочная запись.

Из подготовленного массива битовой карты изображения данные в виде слон (блоков) поступают на входы 12 задания режима устройства и по сигналу на втором управляющем входе 13 устройства записываются в регистр 1, с выхода которого данные подаются на информационные входы второй группы второго коммутатора 5 и по сигналу с

83492

5 14 управляющего входа 1 1 ус "ðîéñòâà поступают на вторые входы соответствующих элементов И 6, являясь маской сигнала разрешения записи, поступающего на вход 1О задания режима устройства. Значение записываемых данных (О или 1), т.е. изменение содержания битовой карты изображения, определяется состоянием информационного входа 14 устройства. Повышение производительности при блочной записи достигается в результате использования режима страничной записи в аднараз рядные накопители, Адресный доступ K накопителям 3 осуществляется аналогично режиму считывания, при этом, зафиксировав в первом цикле записи адрес строки RAS одноразрядных накопителей 3, в последующие циклы записи производится талька перебор адресов группы адреса столбца CAS накопителей 3 (при неизменном адресе строки), причем второй управляющий вход 8 устройства находится в активном состоянии, а первый коммутатор 2 па управляющему входу 9 устройства подключает группы адресных входов 16 А <

А,, устройства к соответствующим адресным входам накопителей 3, Паэлементная запись. Адрес элемента в прямоугольных координатах Х, Y подается на группу адресных входов 16 устройства А „. . . А, при этом обращение к выбранному слову осуществляется аналогично режимам считывания и блочной записи, а доступ к конкретному элементу выбранного слова произ- водится по группе младших разрядов

Р,,..., А адресных входов 16 устройства. Указанный адрес поступает на входы дешифратора 4 и далее позиционный код выбранного элемента по управляющему входу 11 устройства вто. рым коммутатором 5 подается ча вторые входы элементов И 6 в виде мас5

)0

45 ки для сигнала разрешения записи, подаваемого на вход 10 задания режима устройства, Формул а изобретения

Запоминающее- устройство, содержащее регистр, первый коммутатор, И одноразрядных накопителей динамического типа, одноименные входы стробов адреса столбца и строки которых объединены и являются соответственно пер— вым и вторым вхацами обращения устройства, адресные входи накопителей абъецинены и соединены с выходом nepKoMi fg тато!) Q ° у пр авn i щий ко т араго является первым входам управления подключением адреса устройства, от л и-ч ающее ся тем, что, с целью повышения быстродействия устройства, в него введены дешифратор, второй коммутатор и Ч элементов И, выходы катарь-,х подключены к входам записи †чтен соответствующих накопителей, выходы которых являются информационными выходами устройства, информационные входы пакапптелей объединены и являются информационным входом устройств-. первые входы всех элементов И объединены и являются первым входам задания режима устройства, выходы второго коммутатора соединены с вторыми входами соответствующих элементов И, информационные входы первой группы второго коммутатора соединены с выходами регистра, информационные входы которого являются входами группы зацания режима устройства, вход синхронизации регистра является вторым входом задания режима устройства, входы дешифратора являются адресными входами первой группы устройства, выходы дешифратара соединены с информационными входами второй группы второго коммутатора, вход управления которого является третьим входом задания режима устройства, информационные входы первой группы первого коммутатора являются адресными входами второй группы устройства, информационные входы второй групгы первого коммутатора являются адрeñíûìè входами третьей группы устройства.