Устройство для разделения двух последовательностей импульсов

Устройство для разделения двух последовательностей импульсов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к импульсной технике и может быть использовано в системах автоматического управления, например в блоках управления электроприводом. Цель изобретения - повышение быстродействия устройства за счет уменьшения задержки появления импульсов на выходных шинах. Для достижения цели в устройство, содержащее формирователи 1, 2 импульсов, введены дешифратор 3, элементы ИЛИ 4, 5, 6. Введенные элементы образуют цифровой автомат, обеспечивающий выполнение требуемых функций. При появлении импульса на одной из входных шин этот импульс без изменений с минимальной задержкой проходит на вход соответствующего формирователя 1 или 2, нормирующего его по длительности. При перекрытии входных импульсов тот из них, который пришел позже, задерживается до окончания импульса, пришедшего раньше. Наконец, при одновременном появлении импульсов приоритет отдается импульсу, пришедшему на первую входную шину 7. 3 ил.

СОЮЗ СОВЕТСКИХ.

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51) 4 Н 03 К 5/153

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4191481/24-21 (22) 09.02.87 (46) 07.07.89. Бип. Р 25 (7 1) Омский политехнический институт (72) А.В.Бубнов, В.Н.Зажирко, А.Г,Ыахнович и А.И.Сутормии (53) 62 1.374(088.8) (56) Авторское свидетельство СССР

Ф 1185353, кл. Н 03 К 5/153, 1983.

Авторское свидетеиьстBo СССР

11! 292229, кл. h 03 К 5/22, 1971. .(54) УСТРОЙСТВО ДЛЯ РЛЗДЕЛЕНИЯ ДВУХ

ПОСЛЕДОВАТЕЛЬНОСТЕЙ П11ПУЛЬСОВ (57) Изобретение относится к импульсной технике и может быть использовано в системах автоматического управления, например в блоках управления электроприводом. Цель изобретения повыыеиие быстродействия устройства за счет умеиьыения задержки появле„„SU„„1492459 А 1

2 ния импульсов lla выходных ыинах. Для достижения цели в устройство, содержашее формирователи 1,2 импульсов, введены деыифратор 3, элементы ИПИ 4, 5,6. Введенные элементы образуют цифровой автомат, обеспечиваюци!! выполнение требуемых функций. При появлении импульса на одной иэ входных шин этот импульс беэ изменений с минимальной задержкой проходит иа вход соответствуюцего формирователя 1 или 2, иормируюшего его по длительности. При перекрытии входных импульсов тoT иэ иих, который пришел позже, задерживается до окончания импульса, пришедшего раньше. наконец, при одновременном появлении импульсов прио- 4 ритет отдается импульсу, пришедшему иа первую входную ыииу 7. 3 ил., 1 табл. С:

1492459

Изобретение относится к импуггьсной технике и мо кет быть испопьзов»но В системах автоматического упран— пения, например в блоках упранпенин

5 электроприводом.

Цепь изобретения — повышение быстродействия устройства эа счет уменьшения задержки появления импульсон на выходных ыинах. 10

ha фиг. 1 приведена функциональная схема устройства; на фиг. 2 граф переходон устройства; на фиг.3 временные диаграммы работы устройства. 15

Устройство содериит первый и второй формирователя 1 и 2 импульсов, дешифратор 3, имеющий нять входов и тридцать два выхода, первый, второй и третий элементы ИЛИ 4 — 6. Пер- 2р вую и вторую входные ыины 7 и 8, первую и вторую выходные ыииы 9 и 10.

Первый и второй входы дешифратора 3 соединены с первой и второй входными

ыинами 7 и 8, третий, четвертый и пя- 25 тый входы деыифратора 3 подключены соответственно к ныходам первого, второго и третьего элементов ИЛИ 4 — 6.

С первого по девятый входы первого элемента ИЛИ 4 подключены к нторому, 30 четвертому, ыестому, восьмому, десятому, двадцать второглу, двадцать четвертому, двадцать пятому и двадцать шестому выходам деыифратора 3, с перВОГО ПО ВОСЬМОЙ ВХОДЫ BTOpOI О Э/гемен 35 та ИЛИ 5 подключены к третьему, седьмому, одиннадцатому, двенадцатому, двадцать первому, двадцать третьему, двадцать седьмому и двадцать восьмому выходам дещифратора 3, с первого по 4О седьмой входы третьего элемента ИЛИ 6 подключены к четвертому, восьмому, двенадцатому, двадцать второму, двадцать четвертому, двадцать седьмому и двадцать восьмому выходам деыифрато- 45 ра 3. Входы первого и второго формирователей 1 и 2 подключены соответственно к выходагл первого и второго эле» ментов ИЛИ 4 и 5, а выходы формирователей 1 и 2 соединены с выходными шинами 9 и 10 соответственно.

Формирователи 1 и 2 обеспечивают формирование импульсов заданной длительности 7„, что позволяет исключить налогкение фронтов разделенных импульсов с выходов элементов ШШ 4,5 и обеспечить падегкпую работу последующих логических устройств (например, счетчика импульсов) .

Деыифратор 3 спу>кит цпя преобраэова ия пятиразряпного нхопного кода в тридцатидвухраэрядный выходной код, l1plI 9To11 IIocJIQ подачи кода на вход деыифратора 3, высокий уровень сигнала устанавпинается только на одпогл иэ его выходов, номер которого определяется н соответствии с нырагкением

N+1, где N — число, полученное в результате перевода входного двоичного кода в десятичную систему. Дешифратор 3 иоиет быть ныполнен на двух микросхемах К155ИДЗ с инверторами на выходах.

Элементы ИЛИ 4 — 6 обеспечивают формирование высокого уровня выходного сигнала при появлении высокого уровня на одном иэ входов.

Деыифратор 3 и элементы ИЛИ 4 — 6 могут быть выполнены в виде постоянного запоминающего блока (например, микросхема К155РЕ3), в котором дешифратор 3 выполняет роль деыифратора адреса, а элементы ИЛИ 4 — 6 отрагкают логические функции запрограммированной диодпой матрицы н соответствии с таблицей истинности.

Входной

Выходы постоянного запоминающего блока код дешифратора адреса

Элемент Элемент Элемент

ИЛИ 6 ИЛИ 5 ИЛИ 4

00001

00011

00101

0011 1

01001

01011

01101

01111

10001

10011

10101

10111

0

1

0

1

0

1

0

0

0

0

1

0

1

0

1

0

1

0

0

0

0

1

1

1

1

1

1

1

0

0

0

0

0

1

1 да совпадают с тремя старшими разря дами кода на входе дешифратора 3, ( процесс смены состояний прекращается.

Появление сигнала логической единицы на выходе первого элемента ИЛИ 4 обуславливает запуск формирователя 1 и формирование выходного импульса на шине 9 длительностью „. При появлении на первом входе дейифратора 3 сигнала логического нуля на входе дешифратора 3 формируется код 00100 и соответствующий ему высокий уровень сигнала на пятом выходе дешифратора 3.

При этом на выходе постоянного запоминающего блока появляется код 000 (в соответствии с таблицей), формируюший входной код дешифратора 3

00000, т.е. устройство возвращается в исходное состояние 000.

Если после перехода устройства в состояние 001 сигнал логической единицы появляется и на второй выходной шине 8, то на входах дешифратора 3 устанавливается код 00 111, появляется высокий уровень сигнала на восьмом выходе дешифратара 3 и на выходах появляется кад 101. Следовательно, на входе деыифратара 3 формируется кад 10111 и появляется соответствующий ему кад 101 на выходах постояннога запоминающего блока. Так как раэВходной код дешифратора адреса ходы постоянного запоминающего блока

5 цемент Элемент Элемент

ШИ 6 ИПИ 5 11ЛИ 4

11001

11011

11101

11111

0

1

0

0

1

0

0

1

0

0

10

В результате формируется асинхронный потенциальный автомат с графом переходов, приведенном на фиг. 2.

В узлах графа указан выходной код постоянного запоминающего блока. Два мпадших разряда кода представляют значение кода на выходах. Ветви и пет-25 ли графа обозначены состояниями входов устройства: первый вход деыифратора 3 символом Б, а второй вход U .

Устройство работает следующим образом. 30

Две последовательности импульсов поступают на первый и второй входы дешифратора 3 (фиг. За,б). В исходном состоянии на этих входах установлены уровни логического нуля, на выходах элементов ИЛИ 4 — 6 также уста35 новлены уровни логического нуля. Таким образом, на входах дешифратора 3 установится код 00000, чта соответствует появлению уровня логической единицы на ега первом выходе. На выходах элементов ИЛИ 4 — 6 сохраняются уровни логического нуля (код 000), так как первый выход деыифратара 3 пе подключен к входам элементов ИЛИ 4 — 6.

При поступлении на первый вход дешифратора 3 сигнала логической единицы на его входах формируется кад 00001 и появляется уровень логической единицы на втором выходе дешифратора 3, опре50 деляющий выходной кад постоянного запоминающего блока 001. Логические уровни, соответствукнцие этому коду, устанавливаются на пятом, четвертом и третьем входах дешифратара 3. В результате на входе деыифратора 3 уста55 навливается код 00101, абуславливающий появление высокого уровня сигнала на его шестом выходе, и выходного коряды этого кода совпадают с тремя старыими разрядами входного кода дешифратора 3, та устройство остается в состоянии 101. При этом состояние выхода элемента ИЛИ 5 не изменилось, т.е. второй импульс на выходе устройства отсу" ñòâóåò. При появлении на пе входной ыине 7 сигнала логического нуля код на входе де. ифратора 3 становится равным 10110, и на выходах элементов ИЛИ 6,5,4 появляется код

010. Сигнал логической единицы во втором разряде запускает формирователь 2.

На входе деыифратара 3 формируется код 01010, и на выходах элементов ИЛИ

6,5,4 появляется код 010, который сохраняется да момента появления сигнала логического нуля на второй входной шине 8. После окончания второго импульса выходной код элементов ИЛИ

6,5,4 переходит в исходное состояние 000. В случае, когда сигнал логического нуля первоначально появляется не на первой, а на второй входной шине 8, на входах дешифратора 3 устанавливается код 10101 и соответст5 1492459 6

Продолжение таблицы да 001. Так как все разряды этого ко1492459 вующий ему код 101 на выходах элементов 11ЛИ 6,5,4. После появле сигнала логического нуля на первой входной нине 7 на входах дешифратора 3 устанавливается код 10100, а на выхо5 дах элементов ИЛИ 6,5,4 - код 010, при этом запускается формирователь 2.

На входе дешифратора 3 устанавливается код 01000, а после появления на выходах элементов ИЛИ 6,5,4 кода 000 устанавливается код 00000, соответствующий исходному состоянию.

В случае одновременного поступления импульсов на входные шины 7 и 8 15 на входах дешифратора 3 устанавливается код 00011 и соответствующий ему код 101 на выходах элементов ИЛИ 6,5, 4, т.е. на выходе первого элемента

ИЛИ 4 появляется сигнал логической единицы, запускающий формирователь 1.

На входе дешифратора 3 устанавливается код 10111, и на выходах элементов ИЛИ 6,5,4 сохраняется код 10 1.

При этом формируется импульс на выхо-25 де первого формирователя 1. Последующий переход устройства в исходное состояние происходит в соответствии с приведенным описанием.

Аналогично устройство работает при поступлении импульса первоначально на вторую входную шину 8. При этом на выходах элементов ИЛИ 6,5,4 последовательно появляются состояния 000, 010, 000 (при несовпадающих импульсах) или 010, 110, 001, 000 (при сов- 35 падакнщих импульсах).

Алгоритм работы устройства мокет быть отражен в виде графа переходов устройства (фиг. 2).

Первоначально элементы ИЛИ 6,5,4 находятся в состоянии с кодом 000.

При поступлении несовпадающих во времени импульсов на входные шины 7 и 8 устройство переходит в состояние с кодами 010 или 001, затем возвращается в исходное состояние 000. В результате на выходах устройства появляются импульсы, передние фронты которых сов падают во времени с передними фронтами соответствующих входных импульсов. 50 . В состояния с кодами 110 и 101 элементы ИЛИ 6,5,4 переходят только при наложении во времени входных импульсов. Переход иэ укаэанных состояний воэмааен только при появлении состоя- 55 ния логического нуля на том входе, где состояние логической единицы появилось раньше. В результате, несмот" ря на появление на входной ыине сигнала логической единицы, соответствующий выход находится в состоянии пргического нуля до тех пор, пока на другой входной шине не появится сигнал логического нуля (то есть пока не окончится действие первого по времени появления импульса). Для устранения неопределенности в работе устройства при одновременном появлении на первом и втором входах сигналов логической единицы в граф переходов введена ветвь, соединяющая узлы графа переходов, соответствующие состояниям с кодами 000 и 101. Благодаря этому одновременное появление импульсов на входах устройства становится равнозначным последовательному появлению импульсов сначала на первом входе устройства, а затем (с задержкой, меньшей длительности первого импульса) на втором входе.

Работа устройства поясняется временными диаграммами (фиг. 3) . На интервале tz,t, на первый вход дешифратора 3 поступает импульс. По переднему фронту на выходах элементов

HJIH 6,5,4 образуется состояние 001.

По заднему фронту импульса восстанавливается состояние 000. В результате на выходе элемента ИЛИ 4 формируется импульс, по длительности равный входному, который запускает формирователь 1 (фиг ° Эа,в,д).

На интервале t „ t. первый импульс поступает на первый вход деыифратора Э, а второй импульс через время

Ос Гс „„ где О я, — длительность первого импульса, поступает на второй вход. По переднему фронту первого импульса образуется состояние 001, а по переднему фронту второго импульса - состояние 101. По заднему фронту первого импульса образуется состояние 010 и по заднему фронту второго импульса — состояние 000. Таким образом на выходе элемента ИЛИ 4 формируется импульс длительностью

7», а на выходе элемента ИЛИ 5 — импульс длительностью i -7, + где ня и

9 - длительность импульса на втором входе дешифратора 3. Передний фронт этого импульса совпадает с задним фронтом импульса, поступившего на первый вход дешифратора 3 (фиг. 3 а-е) .

На интервале С,С первый импульс поступает на первйй вход дешифрато1492459

10 ра 3, а второй импульс переходов через время 0 с i (i„,на второй вход.

По переднему фронту второго импульса образуется состояние 101, так же как и в предыдущем случае. По заднему

5 фронту первого импульса образуется состояние 010, так как на первом и втором входах деыифратора 3 установились сигналы логического нуля, он не может оставаться в этом состоянии и переходит в состояние 000. Таким образом на выходе второго элемента

КПИ 5 формируется импульс, длительность которого определяется быстродействием деыифратора 3 и элементов

ИЛИ 4 - 6.

Быстродействие устройства определяется временем задержки распространения сигнала в деыифраторе 3 и эле20 ментах ИЛИ 4 — 6, в то время как в известном устройстве быстродействие определяется длительностью задержки элемента задержки, которая должна быть на порядок больше времени распространения сигнала в логических элементах, Фо р мул а и з о б р е те н и я

Устройство для разделения двух последовательностей импульсов, содержа30 щее первый и второй формирователи импульсов, выходы которых соединены с первой и второй выходными шипами соответственно, о т Jl и ч а ю щ е ес я тем, что, с целью повышения быстродействия, в него введены дешифратор, имеющий с первого по тридцать второй выходы, первый, второй и третий элементы ИЛИ, причем первый и второй входы дешифратора соединены с первой и второй входными шинами соответственно, третий, четверый и пятый входы деыифратора подключены к выходам первого, второго и третьего элементов ИЛИ соответственно, с первого по девятый входы первого элемента ИЛИ подключены к второму, четвертому, illQ с тому, в ос ылому, десятому, двадцать второму, двадцать четвертому, двадцать пятому и двадцать шестому выходам деыифратора соответственно, с первого по восьмой входы второго элемента ИЛИ подключены к третьему, седьмому, одиннадцатому, двенадцатому, двадцать первому, двадцать третьему, двадцать седьмому и двадцать восьмому выходам деыифратора соответственно, с первого по седьмой входы третьего элемента liJIH подключены к четвертому, восьмому, двенадцатому, двадцать второму, двадцать четвертому, двадцать седьмому и двадцать восьмому выходам дешифратора соответственно, входы перного и второго формирователей импульсов подключены к выходам первого и второго элементов ИЛИ соответственно.

1492459 у (М

Составитель A.Ñèèðíîâ

Редактор С.Патрушева,Техред А.Кравчук Корректор М.Максимиыинец

Заказ 3893/56 Тирах 884 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, %-35, Раувская наб., д. 4/5

Производственно-издательский койбинат "Патент", г. Ужгород, ул. Гагарина, 101