Устройство для вычисления функций синуса и косинуса

Устройство для вычисления функций синуса и косинуса

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, может быть использовано в качестве функционального расширителя в вычислительных комплексах с высоким быстродействием и является усовершенствованием изобретения по авт.св. N 1322272. Цель изобретения - расширение области использования устройства за счет обработки аргументов с плавающей запятой. Устройство для вычисления функций синуса и косинуса содержит первый, второй и третий сумматоры, первый и второй регистры, первый и второй сдвигатели, первый и второй блоки памяти, схему сравнения, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, умножитель-сумматор, блок выделения квадранта, блок выделения старшей единицы и группу элементов И. Введение в устройство для вычисления функций синуса и косинуса второго и третьего сумматоров, первого и второго сдвигателей, блока выделения старшей единицы, блока выделения квадранта и группы элементов с соответствующими связями обеспечивает достижение поставленной цели. 3 ил., 2 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 G 06 F 7 548

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ вВь

CO

4ь

Ю

CO

ЬР квадранта.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (61) 1322272 (21) 4328295/24-24 (22) 16.)1.87 (46) 15.07.89. Бюл. М 26 (71) Ленинградский электротехнический институт им, В.И.Ульянова (Ленина) (72) Б.А.Курдиков и В.Л.Чепайкин (53) 681.325(088.8) (56) Авторское свидетельство СССР к- 1322272, кл. G ОЬ F 7/548, 1985. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИЙ СИНУСА И КОСИНУСА (57) Изобретение относится к вычислительной технике, может быть использовано в качестве функционального расширителя в вычислительных комплексах с высоким быстродействием и является усонершенстнованием изобретения по авт.св, В 1322272. Цель изобретеИзобретение относится к вычислительной технике и может быть использовано в качестве функционального расширителя в вычислительных комплексах с высоким быстродействием.

Цель изобретения — расширение области применения устройства за счет обработки арг ументов в форме с плавающей точкой.

На фиг.1 изображена блок-схема предложенного устройства; на фиг,2 пример выполнения блока управления; на фиг.3 — пример выполнения блока вывыделения старшей единнцьi, Устройство содержит первый регистр

1, первый 2 и нторои 3 блоки памяти, схему 4 сравнения, второй регистр 5, „.SU„„1494002 А 2 ния — расширение области использования устройства за счет обработки ар! гументов с плавающей запятой, Устройство для вычисления функций синуса и косинуса содержит первый, второй и третий сумматоры, первый и второй регистры, первый и второй сдвигатели, первый и второй блоки памяти, схему сравнения, элемент ИСКЛЮЧАЮЩЕЕ ЕЛИ, умножитель-сумматор, блок выделения квадранта, блок выделения старшей единицы и группу элементов 1. Введение в устройство для вычисления функций синуса и косинуса второго и третьего сумматоров, первого и второго сдвигателей, блока выделения старшей единицы, блока выделения квадранта и группы элементрн с соответствующими связями. обеспечивает достиже. ние поставленной цели. 3 ил., 2 табл. первый сумматор 6, умножитель-сумматор 7 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8.

Совокупность перечисленных блоков представляет собой вычислительный блок 9. Кроме того, устройство содержит первый сдвигатель 10, нторой .сумматор ll, группу элементов И 12, второй сдвигатель 13, блок 14 выделения старшей единицы, третий сумматор

15 и блок 16 вьделення квадранта, Вход 17 блока 16 выделения квадранта предназначен для ввода признака нычисляемой функции, а вход 18 — для нвода признака формы аргумента, Выход

19 устройства являе1ся знаковым, а выход 20 блока 16 ниделения квадранта является выход<и признака номера

1494002

Блок 16 выделения квлдрлнта содержит первый 21, второй 22 и третий 23 элементы 2И-ИЛИ, элемент И-HF. 24, элемент 25 неравнознлчности, первый

26, второй 27, третий 28 и четвертый 29 инверторы, Комбинированные зависимости, реа— лизуемые блоком 16 выделения квадранта, приведены в табл.1.

Блок 14 ниделения старшей единицы содержит элемент И-HF 30 и элементы программируемых запоминающих устройств (ПЗУ) 31, число которых определяется числом разрядон мантиссы значения функции. Каждому выходу эле,ментов ПЗУ соотнетствует разряд кода старшей единицы, номер которого указан н скобках. Блок 14 выдает код положения старшей единицы н инверсном коде. При логическом нуле на входе 18 блок 14 выдает инверсный код нуля.

Программирование каждого элемента

ПЗУ производится в соответствии с табл.2.

Входы второго сумматора 11 соединены так, что на входы разрядов первого слагаемого подаются значащие разряды порядка, а входы второго слагаемого заземлены. Знаковый разряд порядка заведен на вход переноса сумматора 11, что обеспечивает при отрицательном порядке аргумента выдачу порядка в инверсном коде в соответствии с требованиями управления 35 первым сдвигателем, Третий сумматор 15 обеспечивает вычитание единицы из инверсного кода, выдаваемого блоком 14 выделения старшей единицы, чем обеспечивается полу- 10 чение нл его выходе порядка значения функции. Это достигается путем соединения разрядон инверсного кода, выдаваемых блоком 14 выделения старшей единицы, с соответствующими входами 45 первого слагаемого третьего сумматора, на входы второго слагаемого которого подаются сигналы логической единицы.

Устройство работает следующим образом.

При обработке аргумента с плавающей точкой, мантисса которого подается »а вход ((ерво(о гдвиглтеля 10, а порядок II;I вход второго cy лтора 55

11, признак А(рмы лргумеHTB (вход

18 блока 16) (:станавливлется в состo>IIIII< л(>r пиеской единицы. При отрицлз ельн(>м порядке на выходе суl1 млтора 11 образуется обратнь(й код порядка, который поступает на вход первого сднигателя 10, а при положитель— ном порядке код порядка не изменяет-( ся ° В сдвигателе 10 производится сдвиг мантиссы так, что порядок обнуляется, т,е, аргумент переводится в форму с фиксированной точкой, Раз— рядность сдвигателя на два разряда больше разрядности мантиссы, что позволяет при значении аргумента больше первой четверти периода вычисляемых функций определить положение аргумента н пределах периода и определить соответствующие эквивалентные преобразования приведенного аргумента для первой четверти периода, в пределах которой обрабатывает аргументы вычислительной блок, При обработке чисел с планающей точкой ключевые элементы группы элементов И 12 открыты. Вычислительный блок 9 выполняет вычисление функций в интервале от 0 до 1 в соответствии с выражением

sin -Х +-Х cosX, при Х М;

sinX- =. ((-» ->((sin 2(Х +2 )- 2Х со при Х эе(, м где Х с — старшая часть разрядов аргумента;

Х вЂ” младшая часть разрядов аргумента;

d — координата оси абсцисс точки пересечения производных двух соседних фиксированных значений.

Функция косинуса вычисляется в вычислительном блоке 9 как функция си-. нусл от инверсного кода аргумента на интервале

cos(X)=sin(l-X) sin(X) Поступающая на вход первого pelистра 1 с выхода первого сдвигателя

10 старшая часть разрядов аргумента запоминается в нем, а младшая часть разрядов аргумента запоминается во втором регистре 5 и одновременно подается на второй вход схемы 4 сравнения, С выхода первого регистра 1 код старшей части разрядов подается на, вход первого сумматора 6 и на адресный вход второго блока 3 памяти, где хранятся значения с . Вь(бранный из

íт(>рого блока 3 памяти код (> подается на нт(>рой вход схемы 4 сравнения, гц(сравнивается с кодом младших раз1494002

30 рядов. Схема 4 сравнения вь дает сигнал единицы, если код младшей части разрядов больше значения d, и подает его на суммируюший вход первого сум5 матора 6 где производится прибавление единицы к коду старшей части разрядов, и через элемент ИСКЛМЧАИЩЕЕ

ИЛИ 8 — на вход инвертирования данных второго регистра 5. Преобразованный код старшей части разрядов с выхода сумматора 6 подается на адресный вход первого блока 2 памяти, н

1Г котором хранятся значения sin -- Х

2 15

Х

1f и -- cosX . Значение -- совХ с перс 2 с вого выхода блока 2 памяти подается на первый вход сомножителя умножителя-сумматора 7, на второй вход 20 сомножителя которого подается код младшей части разрядов аргумента с выхода второго регистра 5, а на вход

g слагаемого подается значение sin — Х .

2 с 25

В результате на выходе умножителясумматора 7 формируется значение функции в соответствии с соотношениями, приведенными выше. Сигнал> вь рабатываемой схемой 4 сравнения, обеспечивает формирование необходимых значений для реализации указанных соотношений. При вычислении косинуса по выходу 20 блока 16 вырабатывается сигнал логической единицы, который обеспечивает необходимую инверсию частей кода аргумента при их вьдаче из первого 1 и второго 5 регистров.

С выхода умножителя-сумматора 7 вычислительного блока 9 результат вы- 4О числения функции в форме с фиксированной точкой подается на входы второго сдвигателя 13 и блока 14 выделе— ния старшей единицы. Влок 14 определяет номер старшей единицы реэульта- 45 та и вьдает его инверсный код. По этому коду во втором сдвигателе производится нормализация вычисленного значения функции, а на выходе третьего сумматора единицы формируется код порядка вычисленного значения функции. Таким образом, совокупность нор» малиэованного во втором сдвигателе

13 значения функции1 определенного в третьем сумматоре единицы порядка функции, и знака функции (выход 19 устройства), вырабатываемого в блоке 16, образует выходное значение функции в форме с плавающей точкой.

При обработке чисел с фиксированной точкой признак формы аргумента равен нулю. Группа элементов И 12 выдает код нуля на управляющий вход первого сдвигателя 10, в котором не производится сдвига, подаваемого на его информационный вход аргумента функции с фиксированной точкой. Этот аргумент беэ изменений подается на соответствующие входы вычислительного блока 9, Нулевой признак формы аргумента запрещает работу блока 14 выделения старшей единицы, который при этом вьдает инверсный код нуля.

В результате во втором сдвигателе 13 не производится нормализация вычисленного значения функции, а в третьем сумматоре 15 не производится формирование порядка ° Таким образом, на входе второго сумматора ll и первого сдвигателя 10 аргумент с плавающей точкой преобразуется в значение функции с плавающей точкой при единичном значении признака формы аргумента (вход 18, блока 16), а при нулевом значении признака формы аргумента аргумент с фиксированной точкой на входе устройства преобразуется в значение функции с фиксированной точкой на выходе устройства.

Иэ вышеизложенного следует, что предлагаемое устройство (по сравнению с прототипом) имеет расширенную область применения (эа счет обработки аргументов с плавающей точкой во всем диапазоне представления чисел).

Формул аизобретени я

Устройство для вычисления функций синуса и косинуса по авт, св. Ф 1322272, отличающее с ятем,что, с целью расширения области применения за счет обработки аргументов с плавающей запятой, в него введены первый и второй сдвигатели, блок.выделения квадранта, группа элементов

И, второй и третий сумматоры и блок. выделения старшей единицы, причем вход признака формы аргумента устройства соединен с первыми входами элементов И группы и входом разрешения работы блока поиска старшей единицы, вход порядка аргумента устройства соединен с входом первого слагаемого второго сумматора, вход переноса которого соединен с входом знакового разряда порядка аргумента устройства

1494002 дания признака функции устройства, выМод порядка которого соединен с выходом третьего сумматора, входы первого и второго слагаемых которого соединены соответственно с выходом блока выделения старшей единицы и входом логической единицы устройства, выход мантиссы которого соединен с выходом второго сдвигателя, управляющий вход которого соединен с выходом блока выделения старшей единицы, выход первого сдвигателя соединен с информационными входами перного и второго регистров и вторым, входом схемы сравнения, выход умножителя сумматора соединен с информационными входами второго сдвигателя и блока выделения старшей еди20 ницы ° вход второго слагаемого второго сумматора соединен с входом логического нуля устройства, вход мантиссы аргумента которого соединен с информационным входом первого сдвигателя, управляющий вход которого соединен с выходами элементов И группы, вторые входы которых соединены с выходами соответствующих разрядов второго сумматора, выходы двух старших разрядов и знака сдвигателя соединены с информационным входом блока выделения квадранта, выход знака которого соединен с выходом знака устройства, выход номера квадранта блока выделения квадранта соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ> вход признака синуса-косинуса блока выделения квадранта соединен с входом эаТаблица 1

Выход

1)риз нак функции (вход .

I8) Разряд п+1

Разряд п+2

Знак

ВычисляВыход

20 емая функция мантиссы (ЗЫ) Синус

Косинус

X — безразличное состояние входа, Таблица 2

Входы А

Вход выборки SE

Выходы D

) )!

0 1 2 3 4 5 6 7

0 1 2 3

Х Х Х Х

1 X Х Х

0 . 1 Х Х

0 0 I Х

0 О О )

0 0 0 0

О О О О

0 0 0 0

О 0 0 0

Х Х Х Х

X Х Х X

Х Х Х Х

Х Х Х Х

Х Х Х Х ! Х Х Х

О 1 Х Х

0 0 1 Х

0 0 0 1

1 1 1 1

0 1 1 1

1 0 1 )

0 0 1 1

1 0 1

0 0 1

1 0 0 1

0 0 0 1

1 1 0

0

0

0

О

Х вЂ” безразличное сос I îÿíèå входа.

0

О

0

0

1

) 0

1

0

1

0

0

О

0

1

1

0

0 !

1

1

1

1

Х

Х

Х

0 G

0 1

I G

I )

0 I

0 G

1 )

1 0 ! 0

0 )

I 1

G 0

1494002

Фиг.1

1б

Фиг. 2

1494002

Заказ 4111/45 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и откр/ытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101

Аю умно

pyurepnf 7

Составитель А.Зорин

Редактор А.Ревин Техред JI.Сердюкова Корректор Т.Малец яО иы

menV Q