Цифровой формирователь сигналов с манипуляцией минимальным сдвигом

Цифровой формирователь сигналов с манипуляцией минимальным сдвигом

Иллюстрации

Показать все

Реферат

 

Изобретение относится к дискретной передаче информации и может найти применение в системах передачи сигналов с фазовой манипуляцией. Цель изобретения - повышение быстродействия. Формированитель содержит два источника сообщений 1,2, сумматор 5 по модулю два, инвертор 7, коммутаторы 9, 13, г-р 11 частот, полосовой фильтр 19. Поставленная цель достигается введением арифметическо-логического блока 3, двух сумматоров 4, 10, двух регистров 6, 14, перемножителя 8, блока 12 сравнения, элемента задержки 15, вычитающего блока 16, блока 17 постоянной памяти, ЦАП 18. 2 ил.

СОЮЗ СОВЕТСКИХ

COUHAËÈÑTÈ×ÅCHÈХ

РЕСПУБЛИК (19) (И) А1 (58 4 Н 04 L 27/20

OllHCAHHE ИЗОБРЕТЕНИЯ ",(го%,1ЧМ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЭОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К АSTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 4330071/24-09 (22) 10.08.87 (46) 15.07,89. Бюл. У 26 (72) А,Н. Асосков (53) 621. 394. 14 (088.8) (56) Авторское свидетельство СССР

В 1282351, кл. Н 04 L 27/20, 1985. (54 ) ЦИФРОВОЙ ФОРМИРОВАТЕЛЬ СИГНАЛОВ С МАНИПУЛЯЦИЕЙ MHHHMAJlbHbiM СДВИГОМ (57) Изобретение относится к дискретной передаче информации и момет найти применение в системах передачи

2 сигналов с фазовой манипуляцией, Цель изобретения — повыщение быстродействия . Формирователь содержит два источника 1 и 2 сообщений, сумматор 5 по модулю два, инвертор 7, коммутаторы 9 и 13, г-р 11 частот, полосовой фильтр 19. Поставленная цель достигается введением арифметико-логического блока 3, двух сумматоров 4 и 10, двух регистров 6 и

14, перемно кителя 8, блока 12 сравнения, элемента 15 задержки, вычитающего блока 16, блока 17 постоянной памяти, ЦАП 18. 2 ил.

3 14942

Изобретение относится к дискретной передаче информации и может найти применение в системах передачи сигналов с фазоной манипуляцией.

Цель изобретения — повышение быстродействия.

На фиг. 1 изображена структурноэлектрическая схема формирователя, на фиг. 2 — эпюры напряжений, поясняющие работу устройства.

Формирователь содержит перный

1 и второй 2 источники сообщений, арифметико-логический блок 3, пер-. вый сумматор 4, сумматор 5 по моду- 15 лю два, первый регистр 6, инвертор 7, перемножитель 8, первый коммутатор

9, второй сумматор 10, генератор 11 частот, блок 12 сравнения, второй коммутатор 13, второй регистр 14, 20 элемент 15 задержки, вычитающий блок

16, блок 17 постоянной памяти, цифроаналоговый преобразователь 18 и полосовой фильтр 19.

Формирователь работает следующим 25 образом.

Формирователь вычисляет в цифровом виде в дискретные моменты времени выборки сигнала S(t) с манипуляцией минимальным сдвигом по формуле 30

S(t)=Sin(w t + A(t) ---- +g ) о 2Т где Ы, — частота несущего колебания; время; 35

A(t) — двоичная последовательност ь, определяющая сме ну частот в сигнале с манипуляцией минимальным сдвигом;

Т вЂ” длительность элементарного 40 символа в последовательо ности A(t), р, — набег фазы, определяющий непрерывность сигнала, далее эти -выборки с помощью цифро 45 аналогового преобразователя 18 и полосоного фильтра 19 преобразуются в континуальный сигнал с манипуляцией минимальным сдвигом.

Источники 1 и 2 сообщений форми50 руют последовательности В (t) и С

1 (t + Т), причем Т = — С, где с длительность элементарного символа

55 в последовательностях B(t) и C(t+T).

Сумматор 5 по модулю два, инвертор 7 и второй коммутатор 13 служат для формирования последовательности

42 1

А(t ) из B(t) и С(+Т) по следующему пра нилу:

B(t) i+3C(t iT), где

2nT t r (2п+1 )Т

A(t)

B(t) + С(+Т), где (2n+1)T » (2пТ.

Знак Q+ означает суммирование по модулю два.

Генератор 11 частот на первом и втором выходах формирует соответственно прямые и инверсные тактовые импульсы в виде меандра, которые тактируют источники 1 и 2 сообщений.

Тактирование источников 1 и 2 сообщений соответствует сдвигу информал ционных потоков на Т = -- с . Сигна2 лы с выходов источников 1 и 2 сообо щений поступают на входы сумматора

5 по модулю два, на ныходе которого получаем: В(г) Я С (t+T), на выходе инвертора 7: B(t) 0+ С (г+Т).

Таким образом, эти последовательности присутствуют на первом и втором входах второго коммутатора 13, который управляется тактовыми импульсами с первого выхода генератора

11 частот, что обеспечивает на выходе второго коммутатора 13 формирование последовательности A(t).

На фиг, 2 обозначено: а — сигнал на первом выходе генератора 11 частот, б — сигнал на втором выходе генератора 11 частот; в — сигнал на выходе первого ист оч ника 1 с ооб ще ний;

r — сигнал на выходе второго ис- точника 2 сообщений, д — сигнал на выходе сумматора 5 по модулю два; е — сигнал ма выходе инвертора 7, ж — сигнал на выходе.

Арифметико-логический блок 3 вычисляет ныражение: я + A(t) так как последовательность A(t) принимает значения, равные +.1, то арифметико-логический блок 3 должен вычислять выражение

li " о 2T с

При этом на один вход арифметикологического блока 3 поступает цифровой код частоты сй„на другой вход 242 е сравнивается с цифроэь .;оп, ."..ла

2 N поступающим на которой вход блока 12 сравнения. На второй нход вычитающего блока 16 с выходом пер3 ного коммутатора 9 п, -тупа т либо нуль, либо число 2)) . В том случае, если

149 I цифровой код частоты --,, на управ2Т ляющий вход — с выхода второго коммутатора 13 последовательность A (t) .

В зависимости от последовательности

А (t ) арифметико-логич еский блок 3 работает либо в режиме сложения, либо в режиме вычитания, Дискретные моменты времени, в которые вычисляются выборки сигнала

S(t), задаются с помощью второго сумматора 10 и второго регистра 14 следукнцим образом.

На вход второго сумматора 10 с вы- 15 хода второго регистра 14 поступает цифровой код предыдущего значения времени t,,. На другой вход второго сумматора 10 поступает цифровой код приращения времени А, причем Т = 20

1 где Fg — частота дискретизации

Э сигнала S(t), выбираемая по теореме

Котельникова.

На выходе второго сумматора 10 25 имеется цифровой код текущего значения времени t; который записывается во второй регистр 14 по заднему фронту тактовых импульсов с частотой дискретизации, поступающих с третьего щ выхода генератора 11 частот, На первый вход перемножителя 8 поступает с выхода арифметико-логического блока 3 цифровой код выражения:

)1: (д t + A(t) ---- +Ц -2п))

35 о О которое далее представляет собой значение начальной фазы и обнуляет второй регистр 14. Далее работа осуществляется аналогично изложенному.

40 С выхода вычитающего блока 16 цифровой код поступает на адресные входы блока 17 постоянной памяти, в котором записана таблица синусов, и на его выходе присутствует двоичное чи45 сло, равное г 1

Sin(я,t, + А(t) — + Чо1 ) )

Ы, A(t) На второй вход перемножителя 8 поступает с выхода второго регистра 14 цифровой код значения времени. На выходе перемножителя 8 имеется цифровой код выражения (Я + A(t) --) С о 2Т

Цифровой код с выхода перемножителя 8 поступает на первый вход первого сумматора 4, на второй вход которого поступает с выхода первого . регистра 6 цифровой код начальной фазы (На выходе первого сумматора 4 получаем цифровой код выражения:

Г . я 1 + A(t) --- + ф а 2Т о

С выхода первого сумматора 4 цифровой код поступает на первый вход вычитающегоо. блока 16 и на первый вход блока 12 сравнения, где он в, g t +A(t) -- — +)1) (2nu о 2Т

) на выходе блока 12 сравнения б дет лог. "0", и на выходе первого коммутатора 9 также "0", т.е. на выходе вычитающего блока 16 будет цифровой код выражения: й;

Ыс + A(t) — — +ср б \ 2Т 0

Если )„-g

) (д t + A(t) --- + ь 2п ° а О I то на выходе блока 12 сравнения будет лог. "1". На выходе первого коммутатора 9 - число 2 Ill< а на Bblxo де вычитающего блока 16 при условии

Sin(x-2п ))= sinx — цифровой код

,1; у t + A(t) — — + Ц) — 2п). о О

Задержанная с помощью элемента 15 задержки на время, необходимое для срабатывания первого коммутатора 9 и вычитающего блока 16, лог. "1" с выхода блока 12 сравнения своим фронтом записывает в первый регистр 6 выражение

С помощью цифроаналогового преобразователя 18 информация с выхода блока 17 постоянной памяти преобразуется в сигнал с амплитудно-импульсной модуляцией. Амплитуда импульсов в этом сигнале соответствует числу ц

Sin(cOatl + A(t) — — + Ч", ), период импульсов равен Т, длительность импульса задается сигналом с выхода генератора 11 частот и опре1494242 г д

Фие. 2

Составитель О. Андрушко

Техред Л. Олийнык Корректор И. Иуска

Редактор М. Петрова

Заказ 4132/57 Тираж 626 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

1 13035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, г.ужгород, ул. Гагари а, II ФВ

Г н 101 деляется иэ необходимой точности восстановления сигнала.

С помощью полосового фильтра 19 иэ сигнала с амплитудно-импульсной модуляцией выделяется первая гармоника и на его выходе присутствует а налог овый сиг нал S (t ) .

Формула из обретения цифровой формирователь сигналов с манипуляцией минимальным сдвигом, содержащий два источника сообщений, первый коммутатор, полосовой фильтр, генератор частот и последовательно соединенные сумматор по модулю два, инвертор и второй коммутатор, причем выходы источников сообщений подключены к входам сумматора по модулю два, выход которого подключен к второму входу второго коммутатора, первый выход генератора частот подключен к третьему входу второго коммутатора и входу первого источника сообщений, а второй выход генератора частот подключен к входу второго источника сообщений, о т л и ч а юшийся тем, что, с целью повьппения быстродействия, в него введены первый регистр, последовательно соединенные арифметико-логический блок, перемножитель, первый сумматор, вычитающий блок, блок постоянной памяти и цифроаналоговый преобраэователь, последовательно соединенные второй сумматор и второй регистр, последовательно соединенные блок сравнения и элемент задержки, выход которого подключен к тактовому входу первого регистра и установочному входу второго регистра, выход которого подключен к второму входу перемножителя и входу второго сумматора, выход вычитающего блока подключен к информационному входу первого регист15 ра, выход которого подключен к второму входу первого сумматора, выход которого подключен к первому входу блока сравнения, второй вход и выход которого соединен соответственно с информационным и управляющим входами первого коммутатора, выход которого подключен к второму входу вычитающего блока, выход второго коммутатора подключен к управляющему вхо25 ду арифметико-логического блока, выход цифроаналогового преобразователя подключен к входу полосового фильтра, а третий выход генератора частот подключен к тактовым входам второго ре30 гистра и цифроаналогового преобраэоват еля °