Двухвходовое устройство приоритета

Двухвходовое устройство приоритета

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для управления доступом к общему ресурсу двух активных устройств вычислительной системы. Цель изобретения - расширение функциональных возможностей за счет управления приоритетами запросов. Двухвходовое устройство приоритета содержит элементы ИЛИ-НЕ 1,2, пороговый элемент 3, триггер 6, элемент И 8, элемент И-НЕ 7. Устройство позволяет в зависимости от важности запросов осуществлять бесприоритетную дисциплину их обслуживания либо дисциплину обслуживания с абсолютными приоритетами. Триггер 6 позволяет фиксировать признак более приоритетного входа на текущем этапе работы устройства, а элементы И 8 и И-НЕ 7 коммутируют сигналы прерывания при работе устройства в режиме абсолютного приоритета. 2 ил.

СОЮЗ СОВЕТСКИХ.

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1495798 (51}4 G 06 F 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ С8ИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

IlO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (61) 1269132 (21) 4375909/24-24 (22) 15.12.87 (46) 23.07.89. Бюл. 11 27 (72) В.В,Туравинин (53) 681.325(088.8) (56) Авторское свидетельство СССР

11 - 1269132, кл. G 06 F 9/46, 1984. (54) ДВУХВХОДОВОЕ УСТРОЙСТВО ПРИОРИТЕТА (57) Изобретение относится к вычислительной технике и может быть использовано для управления доступом к общему ресурсу двух активных устройств вычислительной системы, Цель изобретения — расширение функциональных

2 возможностей .за счет управления нри- оритетами запросов. Двухвходовое устройство приоритета содержит элементы ИЛИ-НЕ 1,2, пороговый элемент 3, триггер 6, элемент И 8, элемент И-НЕ

7. Устройство позволяет в зависимости от важности запросов осуществлять бесприоритетную дисциплину их обслуживания либо дисциплину обслуживания с абсолютными приоритетами. Триггер 6 позволяет фиксировать признак более приоритетного входа на текущем этапе рабеты устройства, а элементы И 8 и

И-НЕ 7 коммутируют сигналы прерывания при работе устройства в режиме абсолютного приоритета. 2 ил.

3 1495798

Изобретение относится к вычислительной технике и может быть использовано для управления доступом к общему ресурсу двух активных устройств вычислительной системы и является усовершенствованием устройства по авт.св. У 1269132.

Цель изобретения - расширение

° функциональных возможностей устройст- 10 ва за счет управления приоритетом и запросов.

На фиг. 1 приведена функциональпая схема устройства; на фиг. 2 — схема блока управляемой задержки.

Устройство -содержит элементы

ИЛИ-НЕ 1 и 2, пороговый элемент (триггер

Шмидта) 3, элемент НЕ 4, элемент 5" задержки, триггер 6, элемент И-НЕ 7, элемент И 8, запросные входы 9 и 10, 20 вход 11 режима, входы 12 и 13 приоритета, выходы 14 и 15; блоки 16 и 17 управляемой задержки, каждый из которых содержит элементы И 18, информационный вход 19, управляяцие входы и 25 выход.

Устройство работает в одном из двух режимов: при наличии логической единицы на входе 11 — режим абсолютного приоритета (в этом режиме зап- 30 рос, поступающий по более приоритетному входу, прерывает обслуживание запроса, поступившего по менее приоритетному входу, причем вход 8 является более приоритетным, если триггер 6 установлен в единичное состояние, а если триггер 6 установлен в . нулевое состояние, то более приоритетным является вход 10); при наличии логического нуля на входе 11 — бес- 40 приоритетный режим (в этом режиме запросы на обслуживание принимаются по правилу "первым пришел — первым обслужен", без прерывания).

Рассмотрим работу устройства в . 45 бесприоритетном режиме.

Сигнал логического "0" на входе 11 закрывает элемент И 8 и обуславливает наличие логической "1" на выходе элемента И-НЕ 7, поэтому состояние триггера 6 не влияет на работу устройства. в

Поступление запроса (логической единицы) только на вход 9 при отсутствии запроса на входе 10 приводит к появлению на выходе элемента НЕ 4 логического "0", который поступает на вход элемента 5 задержки и первый . вход элемента ИЛИ-НЕ 1, на выходе последнего образуется сигнал логической

"1", вызывающий срабатывание порогового элемента 3, на инвертирующем выходе которого формируется сигнал логического "0", который поступает на первый вход элемента ИЛИ-НЕ 2 и на первые управляющие входы блоков 16 и 17 управляемой задержки, запрещая прохождение сигнала запроса с входа 10 на выход 15 устройства, После прохож— дения сигнала логического нуля через ! элемент 5 задержки на выходе элемента ИЛИ-НЕ 2, а следовательно, и на выходе 14 образуется сигнал логической "1", разрешающий начать обслуживание запроса, поступившего на вход 9.

При поступлении запросного сигнала только на вход 10, он проходит через блоки 16 и 17 управляемой задержки на выход 15, так как на их первые и вторые управляющие входы поступают сигналы логических единиц соответственно с выходов порогового элемента 3 и с выхода элемента И-НЕ 7. Одновременно с выхода блока 16 управляемой задержки сигнал логической единицы поступает на второй вход элемента ИЛИ-НЕ

l, запрещая прохождение сигнала запроса с выхода 9 устройства на выход 14, Рассмотрим режим соревнования, возникающий, когда интервал между поступлением запросов по входам 9 и 10 соизмерим с временем срабатывания элементов. В этом случае, возможна ситуация, когда сигналы на первом и втором входах элемента ИЛИ-НЕ 1 почти одно— временно меняются на противоположные, в результате чего на его выходе фор мируется короткий импульс с уровнем логической "1", либо с уровнем, не достигшем уровня "1". Если этот импульс.не приводит к срабатыванию порогового элемента 3, выход элемента

ИЛИ-НЕ 2 остается в состоянии "0", запросный сигнал с входа 10 через блок 17,проходит на выход 15, а прохождение сигнала с входа 9 на выход

14 блокируется сигналом логической

"1", поступающим на элемент ИЛИ-НЕ 1 . с выхода блока 16.

В случае, если импульс на выходе элемента ИЛИ-НЕ 1 вызывает появление импульса на выходе порогового элемента 3, блоки 16 и 17 блокируются до того, как успеет возникнуть сигнал на выходе 15. Блок 16 снимает единичный уровень с второго входа элемента

ИЛИ- НЕ 1, на выходе которого формируется единичный сигнал, вызывающий

5 14957 появление сигнала на выходе 14 устройства. Прохождение сигнала с входа

1О на выход 15 блокируется нулевым уровнем, действующим с выхода порогового элемента 3.

Для надежности работы устройства величина задержки блоков )6 и 17 и элемента 5 должна быть не менее максимального суммарного времени сра- )0 батывания элемента ИЛИ-НЕ 1 и порогового элемента 3.

Работа устройства в режиме абсоа лютного приорйтета.

При работе вычислительной системы в бесприоритетном режиме работы в ней может появиться. информация о том, что запросы, поступающие по первому (второму) запросному входу 9 (10), должны обрабатываться немедленно, т.е.20 этим запросам необходимо присвоить абсолютный приоритет. Для того, чтобы запросам, поступающим по первому запросному входу 9, присвоить абсолютный приоритет, сигналом через вход 12 25 триггер 6 устанавливается в единичное состояние, а на вход 11 подается единичный уровень напряжения ° При этом, в случае отсутствия запросов по входу 9, запрос, поступивший по входу 10,30 пройдет на выход 15 через блоки 16 и 17 управляемой задержки, так как на их первых управляющих входах будут установлены сигналы логической "1", так как пороговый элемент 3 будет иметь на своем входе сигнал логического "0", а следовательно, на выходе сигнал логической "1", на вторых управляющих входах. блоков 16 и 17 также будет установлен сигнал логической 1, так 40 как на третьем входе элемента И-НЕ 7 будет установлен сигнал логического

I I 11

О., обуславливающий сигнал логической ")" на его выходе. Таким образом, на обработку будет принят запрос с выхода 10. Если во время обработки этого запроса поступит запрос по входу 9, то на выходе элемента И-НЕ 7 появится сигнал логического "0", который закроет по вторым управляющим входам блоки 16 и )7 и сигнал на выходе 15 пропадет, а запрос, поступивший по входу 9, вызовет появление логической "1" на выходе элемента HE 4 и, следовательно, на выходе элемента

ИЛИ-НЕ 1 появится сигнал логической

"1", что приведет к срабатыванию порогового элемента 3, на выходе которого появится логический "0",-а через

98 6 время задержки элемента 5 на втором входе элемента ИЛИ-НЕ 2 будет установлен также логический "0" и на выходе

14 поя вит ся сигнал логической " 1", т.е. обработка запроса с входа 10 прервется и начнется обработка запроса с входа 9. После его обработки сигнал на входе 9 исчезнет и после срабатывания элементов НЕ 4, ИЛИ вЂ 1 и порогового элемента 3 блоки 16 и 17 вновь откроются и на выходе 15 появит ся единичный сигнал, р аз решающий продолжить обработку запроса с входа 10.

Для присвоения абсолютного приоритета запросам, поступающим на вход 10,. триггер 6 через вход 13 устанавливается в нулевое состояние, а на входе

11 присутствует логическая "1".

Рассмотрим ситуацию, когда после поступления сигнала запроса по входу 9 (и отсутствии запросов по входу 10) после срабатывания элементов

НЕ 4, ИЛИ-НЕ 1, порогового элемента 3, элемента 5 задержки и элемента ИЛИ-НЕ (описанным выше образом) на выходе 14 появится сигнал, по которому запрос с входа 9 был принят на обработку и в это время появился запрос на входе

10. При этом, на выходе элемента И 8 появится единичный сигнал, что приведет к появлению на выходе элемента

ИЛИ-НЕ,1 нулевого сигнала, на выходе порогового элемента 3 единичного сигнала, по которому откроются по первым управляющим входам блоки 16 и 17 (а по вторым они были открыты, так как на выходе элемента И-HE 7 установлен сигнал логической "1") и пропадет сигнап на выходе 14, а после срабатывания блоков 16 и 17 на выходе 15 появится единичный сигнал, т.е. произойдет прерывание в обработке запроса с входа 9 и начнется обработка запроса с входа 10. После окончания его обработки запрос на входе 10 исчезнет и после срабатывания элемента И 8, блока 16, элемента ИЛИ-НЕ 1, порогового элемента 3 и элемента ИЛИ-НЕ 2 поя-: вится единичный сигнал на выходе )4, т.е. продолжится обработка запроса с входа 9.

Формула изобретения

Двухвходовое устройство приоритета по авт.св ))I 1269132, о т л и ч аю щ е е с я тем, что, с целью расши1495798

Составитель М. Кудряшев

Техре д М. Дцдык

Редактор В. Бугренкова

Корректор Л.Патай

Заказ 4268/47 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101

7 рения функциональных возможностей sa счет управления приоритетами запро-. сов, в него введены элемент И-НЕ, триггер и элемент И, причем первый запросный вход устройства соединен с. первым входом элемента И-НЕ, выкод которого соединен с вторыми управляющими входами. блоков управляюших за-, держек, второй запросный вход устройства соединен с первым входом элемент та И, второй вход которого соединен с вторым- входом элемента И-HE и с входом режима, устройства, входы при5 оритета которого соединены с единичным и нулевым входами триггера, единичный и нулевой выходы которого соединены соответственно с третьими . входами элемента И-НЕ и элемента И, выход которого соединен с третьим входом первого элемента ИЛИ-НЕ.