Устройство для управления многофазным импульсным регулятором

Устройство для управления многофазным импульсным регулятором

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электротехнике, в частности к статическим регуляторам и стабилизаторам переменного и постоянного тока в системах электропитания различного назначения. Цель изобретения - повышение надежности в работе и помехоустойчивости устройства. Многофазный импульсный регулятор содержит силовую цепь в виде N параллельных преобразовательных блоков 1 - 3, формирователи 7 - 12 широтно=модулированных сигналов, датчики 13 - 18 работоспособности коммутаторов 4 - 6, измерительный блок 19, распределитель 26 импульсов на основе D=триггеров 20 - 25 и блок логики на основе блоков 30 - 35 переключения. Каждая силовая ячейка содержит общую реактивную индуктивно=трансформаторную часть и два параллельно включенных коммутатора, каждый из которых индивидуально управляет своей фазой. Между выходом генератора 28 тактовых импульсов и записывающим входом D=триггера 20 первой ячейки распределителя 26 импульсов последовательно включены счетчик 29, дешифратор 44 на исходное состояние счетчика и логическая ячейка, включенная между выходами последней ячейки коммутатора 4, дешифратора 44, генератора 28 тактовых импульсов и входами установки исходного состояния счетчика 29, установки "0" D=триггеров 20-25 и тактовым входом распределителя 26 импульсов. 1 ил.

СОЮЗ СОВЕТСКИХ. сОциАлистичесних

РЕСПУБЛИК (5)) y H 02 М 3/135

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОсудАРстВенный НОмитет

flo изОБРетениям и ОтнРцтиям

ПРИ ГКНТ СССР

1 (21) 4100123/24-07 (22) 20.05.86 (46) 23.07.89. Бюл. N-" 27 (71) Челябинский политехнический институт им,Ленинского комсомола (72) В.P,Äþpÿãèí (53) 621.3 16.727(088.8) (56) Авторское свидетельство СССР

Ф 327462, кл, Н 02 М 3/335, 1972.

Авторское свидетельство СССР

Ф 957411, кл. Н 02 М 3/335, 1982. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ИНОГОФАЗНЬК ИИПУЛЬСНММ РЕГУЛЯТОРОМ (57) Изобретение относится к электротехнике, в частности к статическим регуляторам и стабилизаторам переменного и постоянного тока в системах электропитания различного назначения.

Цель Изобретения — повышение надеж ости в работе и помехоустойчивости устройства. Многофазный импульсный регулятор содержит силовую цепь в виде и параллельных преобразовательных блоков 1-3, формирователи 7-12

„„SU„„1495952 А I широтно-модулированных сигналов, датчики 13-18 работоспособности, коммутаторов 4-6, измерительный блок 19, распределитель 26 импульсов на основе D-триггеров 20-25 и блок логики на основе блоков переключения 30-35.

Каждая силовая ячейка содержит общую реактивную индуктивно-трансформаторную часть и два параллельно включенных коммутатора, каждый из которых индивидуально управляет своей фазой.

Между выходом генератора 28 тактовых импульсов и записывающим входом

D-триггера 20 первой ячейки распределителя 26 импульсов последовательно включены счетчик 29, дешифратор 44 с

Я на исходное состояние счетчика и логическая ячейка, включенная между выходами последней ячейки коммутатора Е, дешиаратара 44, генератора тактовых импульсов и входами установ- ки исходного состояния счетчика 29, установки "0" D-триггеров 20-25 и тактовым входом распределителя 26 им- р пульсов. 1 ил.

1495952

Изобретение относится к электротехнике, а именно к преобразовательной технике, и может быть использовано в системах электропитания аппаратуры различного назначения.

Цель изобретения — повышение на- . дежности в работе и помехоустойчивости устройства для управления многофазным импульсным регулятором. 10

На чертеже представлена структурная схема устройства.

Устройство для управления многоАазным импульсным регулятором с и преобразовательными блоками 1-3, выхо-15 ды которых объединены и предназначены для подключения к нагрузке, со.держит основные коммутаторы 4-6, выход каждого из которых подключен к управляющему входу соответствующего 20 преобразовательного блока 1-3, формирователи широтно-модулированных сигналов 7-12 по числу коммутаторов, выход каждого из которых подключен к у управляющему входу соответствующего коммутатора, датчики 13-18 работоспособности по числу коммутаторов,выход каждого датчика 13-18 работоспособности подключен к информационному выходу соответствующего коммутато- 30 ра, измерительный блок 19, вход которого подключен к объединенным выходам преобразовательных блоков 1-3,а выход — к объединенным первым входам формирователей широтно-модулированных сигналов 7-12, вторые входы которых подключен к выходам соответствующих Э-триггеров 20-25 распределителя 26 импульсов, источник 27 импупьсов тактовой частоты, выполненный . 10 на генераторе 28 тактовых импульсов, выход которого соединен с входом счетчика 29, по числу. коммутаторов, блоки 30-35 переключения коммутаторов, выполненные на элементах И 36. 1 "36.6 и элементах ИЛИ 37.1-37.6.

Устройство дополнительно снабжено по числу преобразовательных блоков резервными коммутаторами 38-40„блоки 30-32 переключения основных коммутаторов снабжены вторым элементом

ИЛИ 41.1 (41.2, 41.3), а блоки 33-35 переключения резервных коммутаторов

38-40 снабжены элементами НЕ 42.1 42,3, вторыми 41.3-41.6 и третьими

43.1-43.3 элементами ИЛИ, источник импульсов тактовой частоты снабжен дешифратором 44, элементами HE 45, ИЛИ 46 и И 47, причем выход генератора тактовой частоты подключен через элемент HE 45 к тактовым входам

D-триггеров 20-25 распределителя 26 импульсов и к второму входу элемента

И 47, первый вход которого подключен к выходу элемента ИЛИ 46, а выход соединен с вторыми входами первых элементов ИЛИ 37.1-37.6 блоков 30-35 переключения, выход дешифратора 44 соединен с первым входом элемента

ИЛИ 46 источника 27 импульсов тактовой частоты, второй вход которого ,,соединен с выходом третьего элемента

KIH 43,6 последнего блока 35 переключения, выход первых элементов

ИЛИ 37. 1-37,6 каждого блока переключения соединен с входом установки

"0" соответствующего D-триггера.

Выход датчика 13(14-15) работоспособности рабочего коммутатора соединен с первым входом элемента И 36,1, (36.2; 36.3) и первого элемента

ИЛИ 37. 1 (37.2 37.3) блока 30(3 1,32) переключения рабочего коммутатора и с входом элемента НЕ 42.1 (42,2;

42,3) блока 33 (34,35) переключения резервного коммутатора, выход датчика 16 (17,18) работоспособности,. резервного коммутатора соединен с вторым входом третьего элемента

ИЛИ 43.1 (42.2, 42.3) соответствующего блока переключения резервного коммутатора, выход элемента И 36.1 (36.2-36.5) блока переключения коммутатора соединен с первым входом второго элемента ИЛИ 41.1 (41,2-41.6) второй вход которого соединен с выходом соответствующего D-триггера

20-25, а выход элемента ИЛИ 41.1 (41.2-41.6) каждого последующего бло- ка переключения — с вторым входом элемента И 36.2 (36,3-36,6, 39.1) каждого последующего блока переключения и с входом записи соответствующего D-триггера 20-25 распределителя 26 импульсов, выход элемента

HE 42,1 (42.2, 42,3) каждого блока переключения резервного коммутатора подключен к первому входу третьего элемента ИЛИ 43.1 (43.2, 43.3), выход которого подключен к первым входам элемента И 36.4 (36.5, 36.6) и элемента ИЛИ 37 ° 4 (37,5, 37.6), выход счетчика 29, модуль которого выбирается из соотношения M 7j п, подключен к входу дешифратора 43.

Устройство работает следующим образом.

5 1495

В исходном состоянии при исправных преобразовательных блоках 1-3 выходные напряжения датчиков l3-18 работоспособности всех коммутаторов имеют уровень логического "0", который сохраняется в течение всего време исправной работы. При логическом "0" на входах элементов 42.1-42,3 Аормируется сигнал "1" на выходах элемен- 10 тов 43.1-43.4 (37.4-37.6), который устанавливает D-триггеры 20-25 в состояние "0" и разрешают установку 1 на выходах элементов 36.4-36.6 и

41.4-41.6 (в случае ее возникновения на выходе элемента 41.3).

При появлении "1" на выходе дешифратора 44 и входе D-триггера 20 в момент действия тактового импульса с выхода дешифратора 44 она записывает- 20 ся задним фронтом этого импульса,действующего через инвертор 45, на тактовый вход D-триггера 20 распределитель 26 импульсов и подается на формирователь 7 широтно-модулированного 26 сигнала и через второй элемент ИЛИ

41. 1 на записывающий вход D-триггера

21 распределителя. ! Следующий тактовый импульс устанавливает на выходе дешифратора 44 30

"0" и задним фронтом записывает, в

D"òðèããåð 20 "0", в D-триггер 21 "1", в D-триггер 22 "0", "1" с выхода

D-триггера 21 подается на формирователь 8 широтно-модулированного сигна35 ла и через второй элемент ИЛИ 41.2— на записывающий вход — триггер 22, Третий тактовый импульс задним фронтом записывает "1" в D-триггер 22 и . подает ее на формирователь 9 широт- 4О но-модулированного сигнала и на выход элемента ИЛИ 41.3 и далее на выходы элементов 36,4-36.6, 41.4-41.6, 46 и на вход элемента И 47, на второй вход которого поступает следующий 45 тактовый импульс, формирующий "1" на выходе элемента 47 и на входах первых элементов ИЛИ 37.1-37.6 блоков

30-35 переключения коммутаторов

4-6, 38-40 и входах, установки "0"

D-триггеров 20-25 и входе установки исходного состояния счетчика 29 импульсов. На выходе дешифратора 44 устанавливается "1", которая записывается задним фронтом этого тактового импульса в D-триггер 20 распределителя 26 и начинается новый цикл работы распределителя импульсов. Таким образом, при исправных коммутаторах

952 6

4-6 "0" с выхода датчиков 13-15 работоспособности действующий через, элементы HE 42.1-42.3, элемент ИЛИ 43.143.3, первые элементы ИЛИ 37.4-37,6, элементы И 36,4-36,6 и третьего элемента ИЛИ 41.4-41.6, исключает резервные коммутаторы 38-40 из алгоритма работы устройства, При отказе одного из рабочих коммутаторов 4-6, например 5, на выходе датчика 14 работоспособности появляется "i" устанавливается "1" «а входе элемента И 36.2 и выходе элемента

ИЛИ 37.2, фиксируя D-триггер 21 в состоянии "0". На выходе элемента НЕ

42.2 устанавливается "0", разрешая работу D-триггера 24 и блокируя прохождение "1" с выхода элемента ИЛИ

41.4 через элемент И 36,5.

При появлении "1" на выходе дешиф ратора и входе D-триггера 20 в момент действия тактового импульса она записывается задним Аронтом этого импульса, действующего через инвертор 45 на тактовые входы D-триггеров, в

D-триггер 20 распределителя 26,и подается на вход Аормирователя 7 широтно-модулированного сигнала и через второй элемент ИЛИ 4.11 на записывающий вход Р-триггера 21 и через элемент 36.2,и элемент ИЛИ 41,2 на записывающий вход D-триггера 22.Следующий тактовый импульс задним фронтом записывает "1" в D-триггер 22 и подает сигнал на вход Аормирователя 9 широтно-модулированного сигнала управления и через второй элемент

ИЛИ 41.3, элемент И. 36.4 и элемент

ИЛИ 41.4 на записывающий вход D-триггера. Третий тактовый импульс задним фронтом записывает "1" в D-триггер 24 и подает ее на вход формирователя 11 широтно-модулированного сигнала и через элементы ИЛИ 41.3, И 36.6, ИЛИ 46, ИЛИ 41.6 на вход элемента И 47. Следующий тактовый импульс устанавливает на выходе элемента 47 "1", которая поступает через элементы ИЛИ 37.1-37,6 на входы уста- новки "0" D-триггеров 20-25 и на вход установки исходного состояния счетчика 29. На выходе дешифратора появляется "1", которая записывается задним фронтом этого тактового импульса в D-триггер 20 распределителя и начинается новый цикл работы.

Таким образом, вместо отказавшего коммутатора 5 в преобразовательном бло1 495952 ке 2 работает резервный коммутатор 39, но фаза работы ячейки изменяется, При отказе основного и резервного коммутаторов сигналами датчиков работоспособности оба коммутатора исключаются из алгоритма работы устройства ! и цикл работы распределителя 26 умень1 ается на один период тактового имульса. Допустим, происходит отказ абочего 5 и резервного 39 коммутатоов преобразовательного блока 2, на

ыходах датчиков 14 и 17 работоспообности устанавливается "1", которая станавливает "1" на выходах первых лементов ИЛИ 37 ° 2 и 37.5, зафиксиовав D-триггеры 21 и 24 в состояии "0". "1" на входах элементов

30.2 и 36.5 разрешает прохождение 1" с выходов элементов 41. 1 и 44.4 а входы D-триггеров 22 и 25 в соотетствии с рассмотренным алгоритмом аботы распределителя 26, При действии электромагнитной поехи сразу в двух D-триггерах Распре- 25 делителя может быть записана "1".Следующий тактовый импульс сдвигает эти !

1 11

1 в направлении последнего D-триггера и как только первая "1" появится на его выходе, следующий тактовый

Импульс устанавливает на всех выходах распределителя "0" и задним фронтом производит запись "1", появившуюся на выходе дешифратора в первый П-триг ер и начинается новый цикл работы распределителя.

При пропадании "1" в распределиа åëå 26 под действием электромагнитной помехи распределение импульсов прекращается, но счетчик 29 меняет

cIBoQ состояние с каждым тактовым имПульсом и приходит в исходное состояние. При этом на выходе дешифратора 44 появляется "1", которая записыв ается задним фронтом этого же тактоaioro импульса в D-триггер 20 распре45 делителя 26 и начинается новый цикл рработы распределителя.

Предлагаемое устройство по сравнению с извео гным позволяет повысить надежность в работе,помехоустойчи- 50 вость и обеспечить требуемое качество выходных параметров при отказе силовых коммутаторов и действии электромагнитных помех.

55 формулаизобретения

Устройство для управления. многофразHblM импульсным регулятором с и преобразовательными блоками, выходы которых объединены и предназначены для подключения к нагрузке, содержащее основные коммутаторы сигналов управления, выход кажцого из которых подключен к управляющему входу соответствующего преобразовательного блока, формирователи широтно-модулированных сигналов ло числу коммутаторов, выход каждого из которых подключен к управляющему входу соответствующего коммутатора, датчики работоспособности по числу коммутаторов, выход каждого датчика работоопособности подключен к информацион- ному выходу соответствующего коммутатора, измерительный блок, вход которого подключен к объединенным выходам преобразовательных блоков, а выход — к объединенным первым входам формирователей широтно-модулированных сигналов, вторые входы которых подключены к выходам соответствующих

В-триггеров распределителя импульсов, источник импульсов тактовой частоты, выполненный в генераторе тактовых

1 импульсов, выход которого соединен с входом счетчика, по числу коммутаторов блоки их переключения, выполненные на первых элементах И и ИЛИ, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности в работе и помехоустойчивости, оно снабжено по числу преобразовательных блоков

Резервными коммутаторамИ сигналов управления,,блоки переключения основных коммутаторов снабжены вторым элементом ИЛИ, а блоки переключения резервных коммутаторов снабжены вторым и третьим элементами ИЛИ и элементом НЕ, источник импульсов тактовой частоты снабжен дешифратором, элементами НЕ, ИЛИ и И, причем выход генератора тактовых импульсов подключен через элемент НЕ к тактовым входам

D-триггеров распределителя импульсов и к второму входу элемента И, первый вход которого подключен к выходу элемента ИЛИ, а выход соединен с вторыми входами первых элементов ИЛИ блоков переключения коммутаторов, выход дешифратора соединен с первым входом элемента ИЛИ источника импульсов тактовой частоты, второй вход которого соединен с выходом третьего элемента

ИЛИ последнего блока переключения коммутаторов, выход первых элементов

ИЛИ каждого блока переключения комму1495952

Составитель С.Станкевич

Редактор M,Бланар Техред М.:Ходанич Корректор M.Âàñèëüåâà

U Ь. Iy. Ф»»

Заказ 4283/54 Тираж 646 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.ужгород, ул. Гагарина,101 таторов соединен с входом установки нуля соответствующего D-триггера,выход датчика работоспособности рабочего коммутатора соединен с первыми входами элемента И и первого элемента ИЛИ блока переключения рабочего коммутатора и с входом элемента НЕ блока переключения резервного коммутатора, выход датчика работоспособности 1О резервного коммутатора — с вторым входом третьего элемента ИЛИ соответствующего блока переключения резервного коммутатора, выход элемента И блока переключения коммутатора — с 1б первым входом второго элемента ИЛИ, второй вход которого соединен с выходом соответствующего D-триггера, а выход элемента ЕЛИ каждого предыдущего блока переключения коммутаторас вторым входом элемента И каждого последующего блока переключения коммутатора и с входом записи соответствующего D-триггера распределителя импульсов, выход элемента НЕ каждого блока переключения резервного коммутатора подключен к первому входу третьего элемента ИЛИ, выход которого подключен к первым входам элемента И и первого элемента ИЛИ, выход счетчика, модуль М которого выбирается иэ условия М p n, подключен к входу дешифратора.