Программируемый логический контроллер

Программируемый логический контроллер

Иллюстрации

Показать все

Реферат

 

Использование: в радиотехнике. Цель - повышение быстродействия. Сущность изобретения: контроллер содержит блок памяти прогамм, счетчик адреса , регистр команд, дешифратор, генератор тактовых импульсов и блок управления. В него дополнительно введены регистр внутренних переменных, коммутатор и группа магистральных приемопередатчиков. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ($1) 4 G 06 F 9/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ входу начальной установки контроллера и входу признака разрешения работы контроллера, выходы признаков перехода к следующей команде, пропуска следующей команды и записи адреса блока управления подключены соответственно к входу прибавления единицы, входу прибавления двойки и синхровходу счет. чика адреса, отличающийся тем, что, с целью повышения быстродействия, в него введены регистр внутренних переменных, коммутатор и группа магистральных приемопередатчиков, причем вход начальной установки в ноль регистра команд, регистра внутC ренних переменных и входам начальнои установки магистральных приемопередатчиков группы, вход признака разрешения работы контроллера подключен к С входам признака разрешения режима вывода информации магистральных приемопередатчиков группы, выходы которых объединены и подключены к первому инIaask формационному входу коммутатора, второй информационный вход и выход кото- © рого подключены соответственно к вьгходу регистра внутренних переменных и входу логических условий блока управления, выход дешифратора и выход младшего разряда кода операции регистра команд подключен к управляющему входу коммутатора, выход младшегс разряда кода операции регистра команд подключен к информационному :В входу регистра внутренних переменных и информационным входам приемопередатчиков группы, К-й выход дешифратора подключен к входу разрешения записи в К-й разряд регистра внутренних переменных и входу выборки К-го

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 3822699/24-24 (22) 07.12.84 (46) 30.07.89. Бюл. 1Ф 28 (71) Таганрогский радиотехнический институт им,В.Д.Калмыкова (72) Г.И.Иванов, О,Ф.Иванова и С.А.Третьяков (53) 681.32(088.8) (56) Авторское свидетельство СССР

Р 1236476, кл. С 06 F 9/22, 1984.

Bonte R.Т, The binary decision

machine is programmable controller, Euromicro newsteller. 1976, 11 2, р.16-22, рис.2а. (54)(57) ПРОГРАИИ4РУЕМЛ ЛОГИЧЕСКИЙ

КОНТРОЛЛЕР, содержащий блок памяти программ, счетчик адреса, регистр команд, дешифратор, генератор тактовых импульсов и блок управления, причем выход поля адресной части команд регистра команд подключен к входу дешифратора и информационному входу счетчика адреса, выход которого подключен к адресному входу блока памяти программ, выход которого подключен к информационному входу регистра команд, синхровход которого подключен к выходу записи команды блока управления, выходы первого и второго старших разрядов кода операции регистра команд подключены соответственно к входам признака команд записи информации и признака команд условного перехода и управления передачей информации блока управления, выход генератора тактовых импульсов подключен к входу тактовых импульсов блока управления, вход сброса и вход разрешения работы которого подключены соответственно к.Я0 1497616 А1

1497616 4 магистрального приемопередатчика группы (К=1,М, где М вЂ” разрядность информационного входа-выхода контроллера), вход-выход которого подключен к К-му

5 входу-выходч группы контроллера, выходы признаков записи внутренней переменной, признака записи внешних переменных и признака направления обмена информацией блока управления под- 1р ключены соответственно к синхровходу регистра внутренних переменных, входам записи выводимой информации и записи признака режима работы магист-. ральных приемопередатчиков группы, 15 причем блок управления содержит два элемента ИЛИ, два триггера, элемент

И-НЕ и одиннадцать элементов И, причем выход первого элемента ИЛИ подключен к выходу записи команды блока 20 и информационному входу первого триггера, прямой выход которого подключен к первым входам первого и второго элементов И, инверсный выход первого триггера подключен к первым вхо25 дам третьего и четвертого элементов

И, вход начальной установки устройства подключен к входам установки в поле первого и второго триггеров, синхровходы которых подключены к входу тактовых импульсов блока, третий вход второго элемента ИЛИ подключен к выхо. ду пятого элемента И, информационный вход второго триггера подключен к выходу второго элемента ИЛИ, прямой 35 выход второго триггера подключен к вторым входам первого и третьего элементов И, инверсный выход второго триггера подключен к вторым входам второго и четвертого элементов И, 40 выход первого элемента И подключен к выходу записи адреса блока, выход

Изобретение относится к вычислительной технике и дискретной промышленной автоматике и может быть исполь- О зовано для построения систем логического управления технологическими объектами в тех случаях, когда алгоритмы функционирования проектируемых систем сформулированы в виде логичес- 55 ких схем алгоритмов (JICA), граф-схемы алгоритмов, систем булевых функций и других форм задания цифровых управляющих автоматов. второго элемента И подключен к первым входам пятого, шестого, седьмого, восьмого, девятого и десятого элементов И, вторые входы пятого и десятого элементов И подключены соответственно к входу логических условий блока и выходу элемента И-НЕ, выходы девятого и десятого элементов И подключены соответственно к выходам признаков пропуска следующей команды и перехода к следующей команде блока, вход признака команды записи информации блока подключен к третьему входу пятого элемента И, вторым входам шестого, седьмого, восьмого, девятого элемен тов И и первому входу элемента И-НЕ, второй вход которого. подключен к входу логических условий блока, третьи входы элемента И-НЕ, шестого, седьмого, восьмого, девятого элементов И и четвертый вход пятого элемента И подключены к входу признака команд условного перехода и управления пеРедачей информации блока, вход разрешения работы блока подключен к первому входу одиннадцатого элемента И, второй вход и выход которого подключены соответственно к выходу четвертого элемента И и первому входу первого элемента ИЛИ, вторые входы первого и второго элементов ИЛИ подключены к выходу третьего элемента И, вход логических условий блока подключен к четвертому входу девятого элемента И, выходы шестого, седьмого и восьмого элементов И подключены соответственно к выходу признака направления обмена информацией блока, выходу признака записи внутренних переменных блока и выходу признака записи внешних переменных блока, Целью изобретения является повышение быстродействия и расширение функциональных возможностей за счет динамического распределения функций внешних выводов и введения внутренних переменных состояния.

На фиг.1 приведена структурная, схема программируемого логического контроллера (11ЛК); на фиг.2 — структурная схема магистрального приемопередатчика группы; на фиг, 3 — схема алгоритма работы контроллера; на

5 1497616 е фиг.4 — структурная схема блока управ- Коммутатор содержит группу 48 эле ления; на фиг.5 — структурная схема ментов И, элемент ИЛИ 49, группу.50 элементов И, входы 51-53, коммутатоПЛК содержит счетчик 1 адреса, б к 2 ло 2 памяти программ, регистр 3

Блок 2 памяти программ ПЛК п едпредкоманд, блок 4 управления, генератор назначен для хранения программы реа5 тактовых импульсов, коммутатор 6, лизации логического алгоритма упрвврегистр 7 внутренних переменных, де- ления, представленной командами ПЛК. шифратор 8, группу 9 магистральных 10 Система команд ПЛК состоит из команд приемопередатчиков, входы 10 и 11 на следующих трех типов. чальной установки и признака разреше- 1. Группа команд условных перехония работы контроллера, информацион- дов, с помощью которых может быть осуный вход-выход 12 контроллера, ществлен анализ значений входных внешМагистральный приемопередатчик со 15 них или внутренних логических передержит элемент И 13, триггер 14, трех- менных и одновременно в зависимости стабильный элемент 15, элемент И 16, от значений этих переменных переход триггер 17., элемент И 18 и входы 19- либо к выполнению команды, расположенной в блоке 2 памяти программ не20 посредственно следом за данной команБлок управления содержит элемент дой (если значение проверяемой переИ 23, элемент ИЛИ 24, триггер 25, вы- менной равно 1). либо к выполнению ход 26 блока, элементы И 27-34, эле- команды, адрес которой указан в поле мент ИЛИ 35, триггер 36, элемент И адреса (т.е. в следующем слове) дан37, выход 38 блока, элемент И 39, вхо- 25 ном команды (если значение проверяеды 40 и 41 блока, элемент И-НЕ 42, мой равно О). входы 43 и 44 блока, выходы 45-47 Формат команд первого типа имеет блока. следующий вид.

1-е слово: код опера- номер входной или внутренции ней переменной, A.

0-2 3 и-1

2-е слово: адрес условногр перехода А

О и-1 где А и А „ — адреса расположения комайды первой группы.

2. Группа команд присвоения значений логическим переменным, с помощью которых осуществляются присвоения значений 1 или 0 внешним выходным или внутренним логическим переменным.

Формат команд второго типа имеет вид: код опера- номер выходной или внутренции ней переменной

0-2 3 и-2 п-1

3. Группа команд задания направлений передачи данных по отдельным внешним выводам ПЛК. Формат команд этого типа имеет вид: код опера- номер внешнего вывода ции ПЛК А

0-2 3 п-1

Последняя группа команд необходима для экономии числа внешних выводов ПЛК, реализуемых в виде однокристальных БИС, а также для удобства построения на основе этих ПЛК распределенных многопроцессорных СЛУ.

Полная система команд приведена s табл.1.

4р Согласно выбранным форматам команд адресное пространство блока 2 памяти программ данного IUIK равно 2 ", а суммарное число входных и выходных переменных в реализуемых в данном

45 11ЛК алгоритмах логического управле э ния ограничено сверху величиной 2

Число внутренних переменных также не должно превышать величины 2 " .

Из табл.1 видно, что команды записи в различные триггеры ПЛК (команды группы М 2 а,= ф) различаются первым разрядом регистра 3 команд. Второй же разряд регистра 3 команд содержит значение записываемой в выбранный триггер переменной.

В командах условного перехода (команды группы N - 1 а,=а,=1) второй разряд регистра 3 команд определяет .по переменной, от какого источника

1497616 будет выполнен условный переход: из регистра 7 внутренних переменных (при а =О) или из переключателя 9 на т пц 1нлРний (Itpw а =1 ) °

В командах настройки (команды группы М 3 а =1; а,=О) второй разряд регистра 3 команд определяет направление передачи данных для i-го переключателя 9 направлений. !

О

Такая структура команд позволяет при выполнении команд группы Ф 2 непосредственно подавать на информационный вход, выбранный командой, триггер. При выполнении команд группы

1 второй разряд регистра 3 команд непосредственно управляет работой селектора 6, с выхода которого снимается анализируемая командой перемен»ная. 20

Все это позволяет упростить структуру устройства 4 управления и сократить число формируемых им управляющих сигналов.

Блок 4 управления обеспечивает по- 25 тактную реализацию команд ПЛК. Тактность работы ПЛК задается генератором

5 импульсов. Функционирование устройства управления онисывается с помощью микропрограммы, приведенной на фиг.3, Согласно этой микропрограмме блок 4 управления выполняет следующие микрооперации:

q ) PK: =ПЗУ (PA ) — в регистр 3 команд слово из блока 2 памяти программ по адресу, содержащемуся в счетчике

1 адреса;

) ТВ:=РК C 2 7 — запись содержимо1 го второго разряда регистра 3 команд в триггер 14 вывода i-го приемопе40 редатчика 9;

) РА:=РА+1 — содержимое счетчика

3 адреса увеличивается на. единицу;

q<) T7Ci):=PK(2 — запись содержимого второго разряда регистра 3 ко- 45 манд в i-й триггер регистра 7 внутренних переменных;

) РА:=РА+2 — содержимое счетчика

1 адреса увеличивается на два;

) THfi 1:=PK(2 ) — запись содержи"

1 50 мого второго разряда регистра 3 команд в триггер 17 настройки i-ro приемопередатчика 9;

q ) PA:PK — содержимое регистра 3 команд переписывается в счетчик l

55 адреса.

Кроме того, на вход устройства

4 управления поступают следующие логические переменные:

Р,) ВК ? — если Р,= I то данный

ПЛК выбран и выполняется алгоритм логического управления, если P =Î, то алгоритм не выполняется и все двунаправленные выводы находятся в состоянии высокого сопротивления;

P ) PK (Π— анализ значения содержимого нулевого (старшего) разряда регистра 3 команд;

F ) PKClj — анализ значения содержимого первого разряда регистра 3 команд;

Р <) V(i ) — анализ значения переменной V, находящейся в i-м триггере регистра 7 внутренних переменных (если

PK (21=0) или в введенной с i-го при- емопередатчика 9, если РК (2 =1.

Процесс реализации алгоритмов логического управления в ПЛК можно разбить на два этапа: этап подготовки и этап выполнения.

На этапе подготовки вначале осуществляются все необходимые преобразования исходных заданий алгоритмов логического управления с целью приведения их к принятой в ПЛК форме внутреннего представления этих алгоритмов, а затем производится запись преобразованных алгоритмов в блок 2 памяти программ, т,е. если рассматривать как ориен— тированную на решение логических задач специализированную ЭВМ, то можно счи» тать, что этап подготовки — это этап программирования данной специализированной ЭВМ. На этапе выполнения осуществляется покомандная реализация алгоритмов логического управления, записанных в блоке 2 программ ПЛК во внутренней форме представления.

Соответствие между номерами входов и выходов блока 4 управления и микрооперациями показано в табл.2.

ИЛК работает следующим образом.

При включении ПЛК в рабочий режим необходимо, помимо подачи напряжения питания, подать импульсный сигнал на вход 10 "Сброс" ПЛК. Сигнал

"Сброс" переводит ПЛК в начальное состояние, укаэанное на фиг.3. Для рассматриваемого ПЛК это означает установку в нулевое состояние всех триггеров счетчика 1 адреса, регистра

3 команд, регистра 7 внутренних переменных, триггеров 14 и 17, приемопередатчиков группы 9 и триггеров 36 и

25 блока 4 управления.

Затем подается единичный потенциал на вход ll ВК ° При низком уровне

7616

15

30

9 !49 на входе II ПЛК находится в состоянии а, а двунаправленные выводы находятся в состоянии высокого сопротивления. Если ВК=I, то в регистр 3 команд загружается первая команда, записанная в нулевой ячейке блока 2 памяти программ, т.е. РК:=ПЗУ (О 1.

Загрузка команды осуществляется по стробу записи q,. вырабатываемому

11 блоком 4 управления..на вывод 26. Содержимое первых двух разрядов регистра 3 команд анализируется в устройстве 4 управления.

Если содержимое нулевого разряда регистра 3 команд равно нулю (Р =О), то в текущем цикле обработки будет выполняться команда записи содержимого второго разряда регистра 3 команд в i-й триггер регистра 7 внутренних переменных или запись в триггер 14

i-ro приемопередатчика 9. При значении содержимого первого разряда регистра 3 команд, равном О, блок 4 управления вырабатывает строб записи

q 4 на выход 47, который гоступает на вход записи всех триггеров регистра внутренних переменных через элементы

И-НЕ. Вторые входы этих элементов соединены с выходами дешифратора 8. Та ким образом, содержимое РК (2 ) записывается только в i-й триггер регистра 7 внутренних переменных, а именно в триггер, адрес которого указан в поле команды с 3 по и-1 разряд. Одновременно блоком управления вырабаты-,. вается строб q З на выход 45, который поступает на вход инкрементирования содержимого счетчика 1 адреса на единицу. При значении содержимого перного разряда регистра 3 команд, равном 1, блок 4 управления вырабатывает строб q записи на выход 20, который поступает на первый вход элемента И !3 всех приемопередатчиков группы 9. Вторые входы элементов И 13 соединены с выходами дешифратора 8, поэтому строб q 1 поступает на синхровход триггера 14 того приемопередат-. чика, адрес которого указан в поле регистра 3 команд с 3 по и-1 разряд °

Значение второго регистра 3 команд поступает непосредственно на информационный вход триггера 14. При этом если триггер 17 находится в состоянии "1", то элемент И 16 открыт, так как на входе 11 ВК также "1", а следовательно, и трехстабильный буфер

I5 открыт, Поэтому значение PK (2 j, записанное в триггер 14 i-го приемо-. передатчика 9, появится также и на выходе 12 этого приемопередатчика.

Одновременно с выработкой строба за-. писи q блок 4 управления вырабатывает строб 9, поступающий на вход инкрементирования содержимого счетчика 1 адреса на единицу.

Если содержимое нулевого разряда регистра 3 команд равно единице (P =

=1), а содержимое первого разряда этого же регистра равно нулю (Р =О), то в текущем цикле обработки будет выполняться команда настройки 1-го пр немопередатчика 9 на режим ввода или на режим вывода, Блок 4 управлег ния вырабатывает строб записи Ч на выход 21, который поступает на

20 первый вход элемента И 18 всех приемопередатчиков группы. Вторые входы элементов И 18 соединены с выходами дешифратора 8, поэтому строб q < поступает на синхровход 17 того приемопередатчика, адрес которого указан в поле с 3 по n-! разряд регистра 3 команд. Выход триггера 17 через элемент И 16 соединен с управляющим входом трехстабильного буфера 15.

При этом если PK (2 ) =1, то в триггер

17 записывается единица и данный приемопередатчик ориентирован на выдачу информации:, т. е. двунаправленный вывод представляется как выход, на который поступают управляющие сигналы.

Если PK (2 ) =О, то в триггер 17 saписывается нуль и данный приемопередатчик ориентирован на прием информации, т.е. трехстабильный буфер 15 находится в состоянии высокого сопротивления и двунаправленный вывод представляется как вход, на который по ступают информационные сигналы извне.

При наличии нулевого потенциала на входе 11 ПЛК трехстабильные буферы 15 всех ПЛК переходят в состояние высокого сопротивления, т.е. ПЛК отключается от шины, к которой он подключен выводами 12. Одновременно с выработкой строба записи q блок 4 управления вырабатывает строб, поступающий на вход инкрементирования содержимого регистра 1 адреса на единицу.

Если содержимое нулевого и первого разрядов регистра 3 команд равны единице Р =Рз=1, то в текущем цикле обработки будет выполняться команда условного перехода. При выполнении

1497616

Иаименование команд

1 1 1

2 ф 1

Ф

Ф Ф

2 5 команд условного перехода анализируется также значение переменной

V(i f. Адрес устройства, с которого поступает переменная, указан в разрядах с 3 по п-1-й регистра 3 команд, а также в PK (2J. Если PKf2j О, то, V(i f является переменной, хранящейся в i-м триггере регистра 7 внутренних переменных, Если же РК 32 )=1, то V (i ) является выходным значением

i-ro приемопередатчика группы 9.

В зависимости от настройки этого приемопередатчика V(i j является либо значением внешней входной переменной, поступающей на вход 12, либо значением выходного триггера i-го приемопередатчика.

Если анализируемая переменная 2р

V(i )=1, то в счетчике 1 адреса формируется адрес следующей команды, который находится через одну ячейку блока

2 памяти программ относительно текущей команды. При этом блок 4 управле- 25 ния вырабатывает строб на вывод 46, I

У . В ко- Код операции группы манд команд а ф а а по которому осуществляется инкремен-. тирование счетчика 1 адреса на два.

Если же анализируемая переменная

V(i )=0, то в следующем цикле обработки будет выполняться команда, адрес. которой записан в следующей за текущей командой ячейке блока 2 памяти программ. Для записи в счетчик 1 адреса команды, на которую осуществляется переход, необходимо выполнить последовательно три микрокоманды.

Вначале блок 4 управления вырабатывает строб q,,по которому содеркимое счетчика 1 адреса увеличивается на единицу, далее по следующему тактовому импульсу вырабатывается строб q, на запись в. регистр 3 команд выбранного из блока 2 памяти программ по адресу, находящемуся в счетчике 1 адреса, адреса перехода.

И далее по .новому, тактовому импульсу на выход 38 вырабатывается строб записи q„, по которому содержимое регистра 3 команд переписывается в счетчик 1 адреса.

Условный переход по значению внешней входной переменной

Условный переход по значению внутренней переменной

Присвоение значения

1 i-й внутренней переменной

Присвоение значения

0 i-й внутренней пе" ременной

Присвоение значения

1 i-й внешней выходной переменной

Присвоение значения

0 i-й внешней выходной переменной

Установка выходного направления передачи данных для i-ro переключателя

Установка входного направления переда чи данных для i-го переключателя

1497616

И

Микрооперация

Ч, ql 1з

g ч

«16

Ч7

Таблица2

Нокер вывода устройства 4 управления

26

47

46

21

) 4976) 6

22

12

1g 20 2У

Фиг. 1

1497616

Йи4 бФ

Корректор Т,Колб

Редактор А.Лежнина Техред М,Ходанич

Заказ 4445/49 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101