Экстраполирующий умножитель частоты

Экстраполирующий умножитель частоты

Иллюстрации

Показать все

Реферат

 

Изобретение относится к импульсной технике и может быть использовано в измерительной технике. Целью изобретения является повышение точности умножения при законах изменения периода следования входных импульсов, отличных от линейного, за счет коррекции статической составляющей абсолютной погрешности. Устройство содержит опорный генератор 1, делитель 2 частоты, цифровой преобразователь 3 частоты, блок 4 вычитания импульсов, счетчик 5 импульсов, первый регистр 6 памяти, первый вычитающий счетчик 7, формирователь 8 импульсов, триггер 10, первый сумматор 11, второй регистр 12 памяти, второй вычитающий счетчик 13, первый и второй элементы 14 и 16 задержки, третий регистр 17 памяти, второй сумматор и входную и выходную шины 9 и 15. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ÄÄSUÄÄ1497706

А1 (51)4 Н 03 В 19/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ H ОТНРЫТИЯМ

ПРИ П(НТ СССР

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4339189/24-21 (22) 04. 12 ° 87 (46) 30.07.89. Бюл. И 28 (71) Пензенский политехнический институт (72) Н.В.Залялов, В.Н.Попов, С.А.Слюсарев и В.А.Елисеев (53) 621,374.4(088 ° 8) (56) Смеляков В.В. Ц"фровая измерительная аппаратура инфранизких частот. М.: Энергия, 1975, с. 42, рис.

2.2.

Авторское свидетельство СССР

У 1305822, кл. Н 03 В 19/00, 1985. (54 ) ЭКСТРАПОЛИРУЮЩИЙ УМНОЖИТЕЛЬ

ЧАСТОТЫ (57) Изобретение относится к импульсной технике и может быть использовано в измерительной технике. Цель изобретения — повышение точности умножения при законах изменения периода следования входных импульсов, отличных от линейного, за счет коррекции статической составляющей абсолютной погрешности. Устройство содержит опорный генератор 1, делитель 2 частоты, цифровой преобразователь Э частоты, 1497706 б лак 1 ны 1итания импульсов, с 1етчик

5 импу:I»!: 1н, первый регистр 6 памяти, перв»и1»ч1 1итающий счетчик 7, формиро ватель 8 11мпульсон, триггер 10, пер11ый сумматор 11, второй регистр 12 памяти, второй нычитающий счетчик

13, первый и второй элементы 14 и

16 задержки, третий регистр 17 памяти, второй сумматор и входную и выходную шины 9 и 15. 1 ил.

Изобретение относится к импульсной технике и может быть использовано в измерительной технике.

Цель изобретения — повышение точIIo(ти умножения при законах изменения периода следования входных имнуII»coII отличных от линейного за счет коррекции статической состав— плющей аб1олютпой погрешности.

На чертеже представлена структур- 20 ная электрическая схема устройства. устройствo содержит опорный генератор 1, выход которого соединен с тактовым входом делителя 2 частоты, информационные в»1ходы которого сое- 25 динены с информационными входами циф— роногo преобразователя 3 частоты, выход которого соединен с перным входом б.1ока 4 н»»литания пмпу I»coH второй вход ко IDpoI соединен с выходом опор30 ного генератора 1, счетчик 5, первый регистр 6 памяти, информационные входы которого соединены с информационными гыходами счетчик.-. 5, первыи н»1читающ1пI счетчик 7, информационные з5 входы которого соединены с информа ционгп 1ми выходами первого регистра 6 памяти, счетный вход — со счетным входом c .етчпка 5 и выходом делителя 2 частот 1 формирователь Я импульсов, 40 вход I! 1торого соединен с входной шиной 9 стройства, а первый его выходс упраляющим входом цифрового преобразова.еля 3 частоты, триггер 10, S-вход которого соединен с выходом первого нычитающего счетчика 7, первый сумматор 11, знаковый вход которого соединен с выходом триггера 10, первая группа eIo информационных входон соединена с информационными выходами счетчика 5, второй регистр

12 памяти, информационные входы которого соединены с информационными выходами первого сумматора 11, второй вычитающий счетчик 13, информаци- 5 онные нходы которого соединены с информационными в»1ходами второго регистра 12 памяти, его счетный вход соединен с выходом блока 4 вычитания импульсов, первый элемент 14 задержки, вход которого соединен с выходом второго вычитающего счетчика 13, со счетным входом цифрового преобразователя 3 частоты и выходной шиной 15 устройства, а выход — с входом начальной установки второго вычитающего счетчика 13, второй элемент 16 задержки, вход которого соединен с вторим выходом формирователя 8 импуль..он, третий регистр 17 памяти, информационные входы которого соединены с информационными ных; .,ами первого нычитающего счетчика 7, второй сумматор

18, первая группа информационных входов которого соединена с информационными выходами первого вычитающего счетчика 7, вторая группа информационных входоь — с информационныги выходами третьего регистра 17 памяти, информационные его выходы соединены с второй группой информационных входон первого сумматора 11, управляющий вход которого соединен с входом за иси третьего регистра 17 памяти и нторым выходом формирователя 8 импульсов, первый выход которого соединен с управляющим входом второго сумматора 18, выход второго элемента 16 задержки соединен с входом записи второго регистра 12 памяти, с

R âõîäàìH делителя 2 частоты, счетчика 5 и триггера 10 и с входом начальной установки первого нычитающего счетчика 7.

Принцип действия экстраполирующего умножителя частоты заключается в следующем.

Для экстраполяции периода умножения используется кроме конечной разности первого порядка DT; = T. -T; конечная разность второго порядка I1.Т; = т

= Л Т ° — Д Т где э кс траполируемый пе1+1

Э риод умножения определяется выражением

Т; Т;+ + ЬТ; 1+Ь Т<, которое после подстановки приводится к виду

14977

Из этого соотношения видно, что каждый четвертый период огределяется

5 по значениям трех предыдущих. Если использовать запись в виде кодов, что соответствует цифровому принципу работы умножителя, то код, экстраполирующий текущее значение периода, определяется выражением где знак плюс соответствует возрастающему монотонному закону изменения периода входной частоты, а знак ми- 15 нус — убывающему. Это соо-,íîøåíèå справедливо только при монотонных законах изменения частоты, при которых совпадают знаки первой и второй конечных разностей.

Поэтому в предлагаемом умножителе определяется знак только первой конечной разности.

Устройство работает следующим образом.

Входной сигнал в виде последовательности импульсов (Т. — период сле1 цования импульсов) поступает на вход формирова геля 8. По фронту входного сигнала на первом выходе формировате- 30 ля 8 вырабатывается короткий импульс, по окончании которого короткий импульс вырабатывается на его втором выходе.

С второго выхода формирователя 8 короткий импульс поступает на вход второго элемента 16 задержки, время задержки которого выбирается таким образом, чтобы на его выходе появил. ся короткий импульс по окончании им- 40 пульса с второго выхода формирователя 8.

Таким образом, на выходах формирователя 8 и второго элемента 16 задержки последовательно формируются со-45 ответствующие три импульса управления. Интервалы между импульсами на каждом из этих выходов соответствуют периоду входного сигнала Т;.

По импульсу с первого выхода фор- 50 иирователя 8 производится запись информации в цифровой преобразователь 3 частоты (с разрядных выходов делителя 2) и запись информации в первый регистр 6 памяти (с разрядных выходов счетчика 5),55 одновременно во втором сумматоре 18 выполняется операция вычитания из удвоенного двоичного кода с выходов первого вычитающего счетчика 7 (ум06 ь ножение кода на два производится за счет соединения разрядных выходов первого вычитающего счетчика 7 с первой группой входов втс рого сумматора 18 со сдвигом па один разряд в сторону старших разрядов) двоичного ода с разрядных выходов третьего регистра

17 памяти.

По импульсу с второго выхода формирователя 8 информация с разрядных выходов первого вычитающего счетчика 7 записывается в третий регистр

17 памяти, одновременно в первом сумматоре 11 выполняется операция суммирования двоичных кодов с выходов счетчика 5 и второго сумматора 18, которая осуществляется с учетом знака содеряжмого первого вычитающего счетчика "7, который фиксируется в триггере

10.

По импульсу с второго элемента 16 задержки информации с разрядных выходов первого сумматора 11 записывается во второй регистр 12 памяти, производится начальная установка первого ычитающего счетчика 7, а делитель 2, счетчик 5 и триггер 10 устанавливаются в ноль °

Периодическая последовательность импульсов с периодом следования То с выхода опорного генератора 1 поступает на вход делителя 2 частоты, коэффициент деления которого М соответствует коэффициенту умножения умножителя ° С выхода делителя 2 импульсная последовательность с периодом Тз

= Т, M поступает на счетные входы счетчика 5 и первого вычитающего счетчика 7. К моменту окончания периода Т;,z на разрядных выходах счетчика 5 значение двоичного кода равно

N;+z = T;+z /Т, М, а на разрядных выходах первого вычитающего счетчика

7 формируется разность кодов (конечная разность первого порядка) двух периодов (i+2)-ro и (i+1)-ro Л И;,, = (N -N + 1 . Знак результата вычисления 4N;+< фиксируется триггером 10. Код предыдущей разности двух периодов (i+1)-го и i-го 4N; к этому времени хранится в третьем регистре 17 памяти.

За счет соответствующего соединения разрядов на первую группу входов второго сумматора 18 подается код

2DN;+,, а на вторую группу — ДИ .. По соответствующему управляющему импуль- су второй сумматор 18 производит опе1497706

I !к в N i+g э

ПриМ =N;> рацию вычитания, формируя на своих выходах код 2ЛИ;, -dN;, что соответствует изменению длительности периода входного сигнала. В случае монотонного плавного изменения периода, включая и линейное изменение, входного сигнала учет 2dN;,, — dN позволяет экстраполировать текущее значение периода. 10

N., = N; (2CIN;, — gN ).

Например, при линейном изменении периода входного сигнала d N; = const,15 следовательно, текущее значение периода экстраполируется значением кода

N;+ = М; 4М, что соответствует экстраполяции, производимой в известном устройстве. 20

Операция суммирования и получения кода N производится первым сум-! матором 11 с приходом соответствующего управляющего импульса, Знак операции суммирования соответствует воз- 25 растающим или убывающим законам изменения периода входных сигналов и задается триггером 10.

Скорректированный код N;+3 запоминается во втором регистре 12 памяти и 30 поступает на входы второго вычитающего счетчика 13. Импульс с выхода последнего, который формируется при каждом переходе счетчика 13 через ноль, через первый элемент 14 задерж- 35 ки поступает на вход начальной установки второго вычитающего счетчика

13 и осуществляет запись двоичного кода с в.лходов второго регистра 12 памяти в, второй вычитающий счетчик 13. 40

На сч ный вход второго вычитающего счетчика 13 поступают импульсы с периодом следования Т с опорного генератора 1 через блок 4 вычитания импульсов, который совместно с цифровым 45 преобразователем 3 частоты используются для коррекции статической составляющей абсолютной погрешности умножения, обусловленной эффектом квантования и определяемой значением кода Л М в делителе 2 частоты. При M=O период следования импульсов на выходе второго вычитающего счетчика 13 равен

Если в конце периода входного сигнала на разрядных выходах делителя 2 установлен код числа 0 dM (M то в экстраполирующем умножителе производится коррекция статической составляющей абсолютной погрешности умножения таким же образом, как и в известном устройстве.

Например, если коэффициент умножения М = 64 и DM = 8, то каждый восьмой период следования импульсов увеличивается на Т путем преобразования последовательности импульсов выходного сигнала, поступающего на вход цифрового преобразователя 3 частоты, в последовательность нз восьми импульсов (на интервале Т ), ко торые с выхода цифрового преобразователя 3 частоты поступают на второй вход блока 4 и вычитают из пе риодиче ской последовательности импульсов опорного генератора 1 каждый восьмой импульс.

Данная операция соответствует увеличению периода следования каждого восьмого импульса на выходе экстраполирующего умножителя частоты на интервал Т . Эта процедура обеспе пиает равномерную за интервал Т, коррекцию периодов следования выходных импульсов, что (как показывает анализ) уменьшает погрешность, обусловленную смещением импульсов, до величины, не превышающей (Т,l.

Таким образом, в предлагаемом устройстве осуществляется коррекция статической составляющей абсолютной погрешности, обусловленной квантованием периода входного сигнала и определяемой остатком кода Л М в делителе

2, а также исключается составляющая динамической погрешности не только в случае линейного изменения периода входного сигнала, но и при любых других гладких монотонных законах его изменения. При этом результирующий сдвиг импульсов реальной последовательности на выходе экстраполирующего умножителя относительно импульсов идеальной последовательности не превышает по абсолютной величине период опорного сигнала (T 1.

Формула изобретения

Эк стр аполирующий умножи тель ч астоты, содержащий опорный генератор, выход которого соединен с тактовым входом делителя частоты, информацион1497706

Составитель О.Бодряшова

Редактор M. Пе тров а Техред Л. Олийнык Корректор М.Пожо

Заказ 4455/54

Тираж 884

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Я-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101 ные выходы которого соединены с информационными входами цифрового т>реобразователя частоты, выход которого соединен с первым входом блока вычи5 тания импульсов, второй вход которого соединен с выходом опорного генератора, счетчик, первый регистр памяти, информационные входы которого соединены с информационными выходами lð счетчика, первый вычитающий счетчик, информационные входы которого соединены с информационными выходами первого регистра памяти, а счетный вход— со счетным входом счетчика и выходом делителя частоты, формирователь импульсов, вход которого соединен с входной шиной устройства, а первый его выход — с управляющим входом цифрового преобразователя частоты, триггер, S-вход которого соединен с выходом первого вычитающего счетчика, первый сумматор, знаковый вход которого соединен с выходом триггера, первая группа информационных входов — с информа- 25 ционными выходами счетчика, второй регистр памяти, информационные входы которого соединены : информационными выходами первого сумматора, второй вычитающий счетчик, информационные 3р входы которого соединены с информационными выходами второго регистра памяти, счетный вход — с выходом блока вычитания импульсов, первый элемент задержки, вход которого соединен с выходом второго вычитающего счетчика, со счетным входом пифрового преобразователя частоты и выходной шиной усTройства, а выход соединен с входом начальной установки второго вычитан>щего счетчика,отличающийся тем, что, с цель; » повышения точности умножения частоты, в него введ ны второй элемент задержки, вход которого соединен с вторым выходом формирователя импульсов, третий регистр памяти, информационные входы которого соединены с информационными выходами первого вычитающего счетчика, второй сумматор, первая группа информационных входов которого соединена с информационными выходами первого вычитающеro счетчика, вторая группа информационных входов соединена с- информационными выходами третьего регистра памяти, информационные выходы — с второй группой информационных входов первого сумматора, управляющий вход которого соединен с входом записи третьего регистра памяти и третьим выходом формирователя импульсов, первый выход которого соединен с управляющим входом второго сумматора, выход второго элемента задержки соединен с входом записи второго регистра памяти, с R-входами делителя частоты, счетчика и триггера и входом начальной установки первого вычитающего счетчика.