Устройство для вычисления квадратного корня

Устройство для вычисления квадратного корня

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области цифровой вычислительной техники и может быть использовано также в области электроизмерительной техники для аппаратурной реализации специализированных вычислительных устройств, приборов для измерения среднеквадратического значения, спектрального анализа и т.п., в которых требуется выполнение в заданной последовательности операций извлечения квадратного корня, деления и нахождения обратной величины. Цель изобретения - расширение класса решаемых задач за счет дополнительной возможности получения обратной величины и операции деления. Цель достигается тем, что в устройство, содержащее первый 1 и второй 2 регистры, схему 3 сравнения кодов, регистр 5 последовательного приближения, введены два мультиплексора 6,7, умножитель 4 и переключатель 8 режимов с соответствующими связями. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК 11 4 С 06 Р 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4336486/24-24 (22) 02. 12. 87 (46) 07. 08. 89. Бюп. Р 29 (7l) Всесоюзный научно-исследовательский институт электроизмеритель" ных приборов (72) В.Л.Аринштейн, Д.Д.Переверзев и В.А.Прянишников (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 611208, кл. С 06 F 7/38, 1978.

Авторское свидетельство СССР

И 1103226, кл. С 06 F 7/552, 1984. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КВАДРАТНОГО КОРНЯ (57).Изобретение относится к области цифровой вычислительной техники и может быть использовано также в области электроизмерительной техники

„„SU„„1499339 А 1

2 для аппаратурной реализации специалйзированных вычислительных устройств, приборов для измерения среднеквадра тического значения, спектрального анализа и т.п., в которых требуется выполнение в заданной последовательности операций извлечения квадратного корня, деления и нахождения обратной величины. Цель изобретения— расширение класса решаемых задач за счет дополнительной возможности получения обратной величины и операции деления. Цель достигается тем, что в устройство, содержащее первый 1 и второй 2 регистры, схему 3 сравнения кодов, регистр 5 последовательного приближения, введены два мультиплексора 6, 7 умножитель 4 и переключатель 8 режимов с соответствующими связямио 1 ило

1499339 4

Изобретение относится к области цифровой вычислительной техники и может быть использовано также в области электроизмерительной техники

5 для аппаратурной реализации специализированных вычислительных устройств

1 приборов для измерения среднеквадратического значения, спектрального анализа и т.п., в которых требуется выполнение в заданной последовательности операций извлечения квадратного корня, деления и нахождения обратной величины.

Цель изобретения — расширение 15 класса решаемых задач за счет дополнительной возможности получения обратной величины и операции деления.

На чертеже представлена структурная схема устройства. 20

На схеме обозначены регистры I u

: 2, схема 3 сравнения. умножитель 4, регистр 5 последовательного приближения, мультиплексоры 6 и 7, переключатель 8 режимов. 25

Все элементы схемы могут быть выполнены на стандартных микросхемах.

Устройство работает следующим образом.

В зависимости от положения переключателя 8 режимов устройство может работать в трех режимах. При установке переключателя 8 в положение 1 устройство работает в режиме деления. 35

При этом код делимого подается на входы первой группы мультиплексора.б, а код делителя поступает на информационные входы регистра 2. Если переключатель 8 установлен в положение 2, 40 то устройство работает в режиме вычисления квадратного корня. При этом . код подкоренного выражения подается на входы первой группы мультиплексора 6, а код, присутствующий на ин- 45 формационных входах регистра 2, на работу устройства в этом режиме влияния не оказывает. Если переключатель 8 установлен в положение 3, то устройство работает в режиме вычисления обратной величины числа, код которого поступает на информационные входы регистра 2. Код, присутствующий на входах первой группы мультиплексора 6, на работу устройства в этом режиме не оказывает влияния.

Во всех режимах работы знаковые. разряды кодов входных чисел в устройстве не анализируются и на входы устройства подаваться не должны, Знак результата при вычислении обратной величины и делении может быть определен любым известным методом.

Рассмотрим работу устройства в режиме деления. В этом режиме переключатель 8 устанавливается в положение 1. Сигналы с выходов переключателя 8 поступают на входы управления мультиплексоров 6 и 7. Код делимого

Х с третьего входа устройства подается на входы первой группы мультиплексора б и с них поступает на выход последнего, а с этого выхода-на информационные входы регистра 1. Код делителя Z с пятого входа устройства подается на информационные входы регистра 2. На входы управления регистров 1 и 2 поступает импульс "Пуск" с входа устройства. По этому импульсу происходит запись в регистры 1 и 2 кодов делимого Х и делителя Z соответственно. Кроме того, импульс Пуск поступает на вход регистра 5 последовательного приближения и устанавливает этот регистр в начальное состояние, при котором на первой группе его выкодов вырабатывается код Qll...

11, а на втором выходе возникает по тенциал сигнализирующий об отсутствии готовности результата вычисления.

С выхода регистра 2 код делителя

Z через мультиплексор 7 поступает на входы одной группы умножителя 4. На входы второй группы умножителя 4 поступает код 7; с выходов регистра 5 последовательного приближения, который одновременно является выходным кодов устройства. На выходе умножителя 4 образуется код произведения

Z - Y„,êoòîðûé постугает на входы второй группы схемы 3 сравнения кодов. На входы первой группы схемы 3 сравнения кодов поступает код делимого Х с выходов регистра l. На выходе схемы 3 сравнения кодов появляется сигнал логической единицы в том случае, когда код произведения

Z . .Y; меньше или равен коду делимо- . го Х. Сигнал с выхода схемы 3 сравнения кодов поступает на первый вход регистра 5 последовательного приближения, на второй вход которого подается тактовая частота с нулевого входа устройства.

По первому импульсу тактовой частоты, после окончания импульса "Пуск"

99339

40

4Б

5

14 первый (старший) разряд регистра последовательного приближения устанавливается в состояние, соответствующее состоянию на выходе схемы 3 сравнения кодов. Одновременно. второй, более младший разряд регистра 5 последовательного приближения устанавливается в ноль. По следующему импульсу тактовой частоты второй разряд регистра 5 последовательного приближения устанавливается в состояние, соответствующее состоянию в этом момент на выходе схемы 3 сравнения кодов, а следующий, более младший разряд регистра 5 последовательного приближения устанавливается в ноль.

Подобный процесс повторяется в течение N тактов, где N — число разрядов регистра 5 последовательного приближения. По окончании М-го тактового импульса в регистре 5 последовательного приближения окажется зафиксирован код числа Y произведение которого на код делителя Z с точностью до погрешности дискретности равно коду делимого Х ; X = Y Z.

Число Уц и является искомым частным .

Y =- Х/Z. Код. числа У с выходов регистра 5 последовательно го приближения поступает на первый выход устройства. Одновременно, по окончании N-го тактового импульса на втором выходе регистра

5 последовательного приближения появляется потенциал, сигнализирующий о готовности результата вычисления, Аналогично работает устройство в режиме вычисления обратной величины.

Отличие состоит лишь в том, что в этом режиме на информационные входы регистра l подается через мультиплексор 6 код единицы в выбранной системе вычисления с четвертого входа устройства.

В режиме извлечения квадратного корня код подкоренного выражения Х через мультиплексор 6 подается на информационные входы регистра 1 и по импульсу "Пуск записывается в этот регистр. С выходов регистра 1 этот: код поступает на входы первой группы схемы 3 сравнения кодов. Код с выхо" дов регистра 5 последовательного приближения Y поступает на входы пер\ вой группы и через мультиплексор 7 на входы второй группы умножителя 4.

Таким образом, умножитель 4 в этом режиме работает как квадратор, выра батывая на своем выходе код Y В остальном устройство работает аналогично режиму деления. По окончании N-го тактового импульса в регистре 5 последовательного приближения окажется зафиксированным число, код квадрата которого с точностью до погрешности дискретности равен коду подкоренного выражения Х. Откуда Y = -K

Формула и з о б р е т е н и я

Устройство для вычисления квадратного корня, содержащее два регистра, схему сравнения, умножитель, регистр последовательного приближения, первый вход которого соединен с выходом схемы сравнения, первая и вторая группы входов которой соединены с выходами первого регистра и умножителя соответственно, выходы первой группы регистра последовательного приближения подключены к информационному выходу устройства, о т л и ч а ю— щ е е с я тем, что, с целью расширения класса решаемых задач за счет дополнительной возможности получения обратной величины и операции деления, в него введены первый и второй мультиплексоры и переключатель режимов, причем первый и второй информационные входы первого мультиплексора соединены соответственно с первым и вторым входами делимого устройства, уп равляющии вход подключен к первому выходу переключателя режимов, а выход соединен с информационными входами первого регистра, управляющие вхо- ды первого и второго регистров и установочный вход регистра последовательного приближения подключены к входу запуска устройства, вход делителя устройства соединен с информационным входом второго регистра, выход которого подключен к первому информационному входу второго мультиплексора, управляющий вход и выход которого соединены соответственно с вторым выходом переключателя режимов и входом первого сомножителя умножителя, вход второго сОмножителя которого и второй информационный вход второго мультиплексора соединены с выходами первой группы регистра последовательного приближения, второй вход которого соединен с. входом тактовой частоты устройства, а вторая группа выходов является выходом сигнала готовности результата устройства,