Фазовый детектор

Фазовый детектор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области импульсной техники и может быть использовано в системах приема и передачи информации с фазовой и частотно-фазовой автоподстройкой частоты. Цель изобретения - повышение точности и помехоустойчивости работы фазового детектора путем увеличения времени выборки и введения плоского участка напряжения интегратора. Она достигается введением ключа 6, управляющий вход которого соединен с вторым выходом формирователя 1 импульсов управления и управляющим входом блока 4 выборки-хранения, выход которого через ключ 6 подключен к второму входу интегратора 3. Фазовый детектор содержит также ключ 5 и источник 2 опорного напряжения. В описании изобретения даны электрические схемы интегратора 3 и блока 4 выборки-хранения. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (5)) 4 Н 03 K 9/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 4272604/24-.21 (22) 30.06 ° 87 (46) 07.08.89. Бюл. Р 29 (71) Центральное конструкторское бюро Госстандарта СССР (72) И.Х.-Г.Корсунский и В.А.Бражников (53) 621.376.5(088.8) (56) Авторское свидетельство СССР . Р 661769, кл. Н 03 : 9/10, 1975.

11артяшин А,И.и др. Преобразователи электрических параметров для систем контроля и измерения. — М.:

Энергия, 1976, с. 267. рис. 4-44. (54) ФАЗОВЫЙ ДЕТЕКТОР (57) Изобретение относится к области импульсной техники и может быть использовано в системах приема и пере„„SU„„1499467 А 1

2 дачи информации с фазовой и частотноно-фаэовой автоподстройкой частоты.

Цель изобретения — повышение точнос- " ти и помехоустойчивости работы фазового детектора путем увеличения времени выборки и введения плоского участка напряжения интегратора. Она достигается введением ключа 6, управляющий вход которого соединен с вторым выходом формирователя 1 импульсов управления и управляющим входом блока

4 выборки-хранения, выход которого через ключ 6 подключен к второму входу интегратора 3. Фазовый детектор содержит также ключ 5 и источник 2 опорного напряжения. В описании изоб<0 ретения даны электрические схемы интегратора 3 и блока 4 выборки-хранения.

2 ил.

С:

3 14994

Изобретение относится к импульсной технике и может быть использовано в системах приема и передачи информации с фаэовой и частотно-фазовой автоподстройкой частоты.

Целью изобретения является повышение точности,и помехоустойчивости работы устройства путем увеличения времени выборки и введения плоского уча- 10 стка напряжения интегратора.

На фиг. 1 приведена функциональная схема фазового детектора; на фиг. 2 - временные диаграммы его работы. 15

Фазовый детектор содержит формирователь l импульсов управления, источник 2 опорного напряжения, интегратор

3, блок .4 выборки-хранения, ключи 5 и 6, при этом .входы формирователя 1 20 импульсов управления соединены с входными шинами, его первый выход — с управляющим входом ключа 5, а его вто рой выход с управляющим входом ключа 6 ц управляющим входом. блока 4 выборки- 25 хранения, выход которого соединен с выходной шиной и через ключ 6 с одним входом интегратора 3, другой вход которого через ключ 5 соединен с выходом источника 2 опорного напря- 30 жения. Формирователь 1 импульсов управления может быть выполнен иэ триг- геров 7 и 8 и элемента И НЕ 9, причем С-входы триггеров соединены с

Входными шинами устрОйстВа ВыхОд ,элемента И-НЕ 9 - с управляющим входом ключа 5, выходы триггеров 7 и 8 с входами элемента И-НЕ 9, а выход триггера 7 - с управляющим входом ключа 6. ° 40

Интегратор 3 может быть выполнен на операционном усилителе 10, к вхо» ду которого подключены суммирующие резисторы 11 и 12, а в цепь отрицательной обратной связи - конденса- 45 тор 13.

Блок 4 выб рки-хранения может быть

"выполнен на повторителе, выполненном из операционного усилителя 14, межДу неинвертирующим входом которого H выходом интегратора 4 включены соединенные последовательно ключ 15 и резистор 16, второй вывод которого через конденсатор 17 хранения соединен с общей шиной, а управляющий вход . ключа - с управляющим входом ключа 6i 55

Ключи 6 и l5 выполнены таким образом, что управляющий сигнал логической "1" устанавливает ключ 6 в

67 4 замкнутое состояние, а ключ 15 - в разомкнутое. Ключи 5,6 и 15 могут быть выполнены, например, на основе микросхем 590 серии.

Устройство работает при одинаковых частотах Е„ и f< первого U „(f,) и второго U (f ) входных сигналов следующим образом

Импульсные последовательности

U,(f 1) и U (f g) поступая на С-входы триггеров 7 и 8 соответственно, вызывают их переключение. При поступлении выходных сигналов триггеров 7 и 8 (Ql и g2) на входы элемента 9 Hà его выходе формируется управляющее напряжение Uzд „ в виде импульсов низкого уровня, соответствующего логическому

"0", длительность которых пропорциональна преобразуемой разности фаз (фазовый интервал). При f =f g эта длительность не меняется от цикла к циклу. Управляющее напряжение U I, ð на выходе первого триггера задает цикл преобразования длительностью 2Т1, где Т =1/f,.

Рассмотрим на фиг. 2 первый по диаграмме цикл t „-.t 4 °

В интервале времени 2 фС высокий уровень U др соответствует логической "1", ключ 6 замкнут, ключ 15 разомкнут. Ключ 5 в интервале t, t < ра,зомкнут, так как управляющее напряже иие U>IIp q имеет уровень "1", а в интервале t q-t > — замкнут, уровень

U jnp.e — "011. В результате в интервале t,-t3 конденсатор 13 перезаряжается так, что знак изменения напряжения на выходе интегратора в интервале

t,-.t < определяется током по цепи выход устройства — ключ 6 — резистор 11 а В интервале t t > — током по цепи источник опорного напряжения — ключ

5 — резистор 12. Диаграммы на фиг. 2 приведены для отрицательного выходного напряжения источника опорного напряжения ° В интерВале t> .-t4 U Удр р имеет уровень "0", что вызывает уровень "1" U zp< на выходе элемента 9, при этом ключи 5 и 6 разомкнуты, ключ

15 замкнут. Ключи 5 и 6 размыкают цепи перезаряда конденсатора 13, напряжение U „ его практически не меняется (режим хранения) . Ключ 15 передает это напряжение через резистор 16 на конденсатор 17, затем оно через усилитель 14 поступает на выход устройства. В установившемся режиме пульса9467 увеличить емкость конденсатора хранения, что увеличивает помехоустойчивость устройства.

Составитель Е.Борзов

Редактор Н,Лазаренко Техред Л.Сердюкова Корректор H.Êîðîëü

Заказ 4706/54 Тираж 884 Подписное

ВНИИПИ Государственного .комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина,101

5 149 ции выходного напряжения U очень вью малы.

Режим неравных частот приведен для случая f< fq. Триггеры 7 и 8 работают, как рассмотрено ранее, но длительность импульсов U ð,ìåíÿåòñÿ от цикла к циклу, соотношение между временем заряда и разряда меняется, меняется,выходное напряжение интегратора. Если частоты отличаются незначительно, закон изменения фазовых интервалов приближается к треугольному, форма выходного напряжения также приближается к треугольной.

Установка второго ключа в цепи об= ратной связи интегратора позволяет работать ему с плоским участком вы- . ходного напряжения, а это многократно увеличивает время выборки, в ре" зультате можно получить фазовый детектор, в котором высокое быстродействие сочетается с малыми пульсация1 ми выходного напряжения, что в свою очередь повышает его точность, а увеличение времени выборки позволяет

Формула изобретения

Фазовый детектор, содержащий формирователь импульсов управления, входы которого соединены с входными ши-, нами устройства, а первый выход — с управляющим входом первого ключа, вход которого соединен с выходом источника опорного напряжения, а вы15 ход - с первым входом интегратора, выход которого через блок выборкихранения соединен с выходной шиной устройства, отличающийся тем, что, с целью повышения точности. и помехоустойчивости, в него дополнительно введен второй ключ, управляющий вход которого соединен с вторым выходом формирователя импульсов управления и управляющим входом блока выборки-хранения, выход которого через второй ключ подключен к второму входу интегратора,