Устройство для программного управления

Устройство для программного управления

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислителной технике и может быть использовано в распределенных отказоустойчивых управляющих системах АСУ ТП, использующих программный принцип управления и допускающих наращивание при расширении числа выполняемых функций. Цель изобретения - расширение функциональных возможностей и области применения устройства. Поставленная цель достигается тем, что в известное устройство, содержащее блок памяти микрокоманд, регистры адреса и микроопераций, мультиплексоры адреса и логических условий, триггеры пуска и ошибки и первый элемент ИЛИ, введены дешифратор, счетчик, триггеры контроля и состояния, сумматор по модулю два, второй - седьмой элементы ИЛИ, первый - пятый элементы И, первый и второй магистральные элементы и шина адресного кода управления. Введение новых элементов позволяет существенно повысить достоверность функционирования устройства, обеспечить возможность построения на основании данного устройства легко наращиваемой гибкой распределенной управляющей системы, перестраиваемой при отказах одного из устройств, входящих в систему, что позволяет существенно расширить функциональные возможности устройства. 4 ил.

СОЮЗ С08ЕТСНИХ

СОЦИАЛ ИСТИЧЕСНИХ . РЕСПУБЛИК (51) 4 G 05 В 19/08

g"ù„язМ3

М!9Ю - " @1"

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

1 (Х;1 ) 4370638/24-24 (Ъ;2) 26,01,88 (46) 15.08 89, Бюл, Ф 30 (72) В.С.Харченко, П,Е.Марков, Г.Н.Тимонькин, С.Н.Ткаченко, О.А,Вялов, В.П.Улитенко и Е,В.Пугач (53) 621.5О3.55 (088,8) (56 ) Авторское свидетельство. СССР

У 596947, кл. G Об F 9/16, 1978. .АвТорское свидетельство СССР

У 834669, кл. G 05 В 19/18, 1981.

Авторское свидетельство СССР

В 1149221, кл. G 05 В 19/18, 1986.

Авторское свидетельство СССР

Ф 1140121, кл. G 06 F 9/22, 1985. (54) УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО УПРАВЛЕНИЯ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в распределенных отказоустойчивых управляющих сис" темах АСУ ТП, использующих программный принцип управления и допускающих йаращивание при расширении числа выполняемых функций.. Цель изобретеИзобретение относится к автоматике и вычислительной технике и может быть использовано в распределенных отказоустойчивых управляющих системах

АСУ ТП, использующих программный принцип управления и допускающих наращивание при расширении числа выполняемых Р ункций.

„SU„„1500994 А 1

2 ния — расширение функциональных возможностей и области применения устройства, Поставленная цель достигает-. ся тем, что в известное устройство, содержащее блок памяти микрокоманд, регистры адреса и микроопераций,мультиплексоры адреса и логических условий, триггеры пуска и ошибки и riepвый элемент ИПИ, введены дешифратор, счетчик, триггеры контроля и состоя ния, сумматор по модулю два, второй— седьмой элементы.ИЛИ, первый — пятый элементы И, первый и второй магистральные элементы и шина адресного кода управления. Введение новых элементов позволяет существенно повысить достоверность функционирования устройства, обеспечить возможность построения на основании данного устройства легко наращиваемой гибкой распределенной управляющей системы, нерестраиваемой при отказах одного из устройств, входящих в систему,что позволяет существенно расширить функ" циональные возможности устройства.

4 ил, 1 табл.

Цель изобретения — расширение функциональных возможностей и области применения устройства.

Сущность изобретения состоит в том, что на основе данного устройства обеспечивается возможность построения легко наращиваемой гибкой распределенной управляющей системы, 3,1500994 перестраиваемой при отказах. Взаимодействие устройств осуществляется путем передачи от одного устройства другому кода микропрограммы или мик- 5 роподпрограммы, которую должно выполнять устройство, получившее этот адресный код управления.

На фиг.1 представлена функциональная схема устройства для программно- 10

ro управления; на фиг.2 — пример построения распределенной системы для программного управления на основе устройства для программного управления; на фиг. 3 — временные диаг- 15 раммы работы двух устройств распределенной управляющей системы; на фиг. 4 — представлена блок-схема апгоритма функционирования устройства.

Устройство (фиг.1) содержит 2О блок 1 памяти микрокоманд с полями признака 1.1, кода логических условий 1,2, кода микроопераций 1,3 и адреса 1.4, регистры 2 адреса и 3 микроопераций, мультиплексоры 4 адреса и 5 логических условий, дешифратор 6, счетчик 7, триггер 8 ошибки, триггер 9 контроля, триггеры 10 пуска и 11 состояния, сумматор 12 по модулю два, первый. 13„ второй 14, 30 третий 15, четвертый 16, пятый 17, шестой 18 и седьмой 19 элементы ИЛИ, первый 20, второй 21 третий 22,четвертый 23 и пятый 24 элементы И,первый 25 и второй 26 магистральные элементы, первый 27 и второй 28 входы синхронизации, шина 29 адресного кода управления с соответствующими выходами, выходы 30 сигналов передачи управления, выходы 31 микроопе- 4О раций, выход 32 ошибки, выход 33 запроса, выход 34 состояния, выходы 35 сигналов передачи управления, выход

36 ответа на запрос, выходы 37 логических условий, выходы 38 кода one- 45 рации, вход 39 пуска.

Распределенная система для программного управления (фиг.2) содержит генератор 40 тактовых имйульсов с первым 40,1 и вторым 40,2 синхро- 50 выходами, определитель 41 приоритета, п типовых устройств для программного управления, причем определитель 41 приоритета предназначен для упорядочения пользования общей шиной

29 адресного кода управления всеми устройствами системы и реализует следующие функции:

1

Ч а т

° а

t7 х,;

Х1 Х21 х х х3

1хах ° о о Х Х где х ° — значения сигнала с выхода

38 запроса i-го устройства системы на i-м входе определителя 41 приоритета;

Ч„ — значение сигнала на -м выходе определителя 41 приоритета, поступающего на вход 36 приоритета

i-го устройства;

n — - число устройств в системе.

1 ункциональное назначение элементов устройства (фиг,1).

Блок 1 памяти микрокоманд предназначен для хранения коДов и имеет четыре выхода. С выхода 1.1 поля признака считывается код признака, который декодируется затем дешифратором 6.

С выхода поля 1 .2 считывается код логических условий, управляющий мультиплексором 6 логических условий.

В режиме передачи управления L-му устройству (группе устройств) с выхода поля 1.2 считывается унитарный адресный код Ь-го устройства (группы устройств).

С выхода поля 1.3 в режиме управления считывается код микроопераций.

В режиме передачи управления с выхода поля 1.3. считывается адресный код управления, который поступает через второй магистральный элемент .26 на шину 29 передачи адресного кода управления.

С выхода поля 1.4 адреса считывается адрес очередной микрокоманды в мультиплексор 4 адреса. Два младших разряда его могут в дальнейшем модифицироваться.

Блок 1 памяти микрокоманд представляет собой запоминающее устройство статического типа, информация на выходах которого присутствует в течение всего времени наличия адреса микрокоманды на его входе.

Регистр 2 адреса предназначен для хранения адреса очередной микрокоманды во время считывания ее из блока 1 памяти микрокоманд. Этот адрес поступает на информационный вход регистра 2 адреса с выхода мультиплексора

0994

1О

55

5 150 адреса. Запись в регистр 2 осущестляется по заднему фронту синхроимпульса с выхода первого элемента

И 20, который формирует.его как конъюнкцию тактового импульса с выхода 40.1 генератора 40 тактовых импульсов и сигнала с выхода триггера

10 пуска.

Регистр 2 адреса устанавливается в нулевое состояние единичным сигналом, поступающим на его R-вход с выхода первого элемента ИЛИ 13.

Регистр 3 микроопераций предназначен для хранения в режиме. управления сигналов микроопераций,поступающих на его информационные входы с третьего выхода дешифратора 6 (микрооперация "Конец работы") и с выходов поля 1 ° 3 микроопераций блока 1 памяти микрокоманд, Запись,микроопераций в регистр 3 микроопераций осуществляется по заднему фронту такто" вого импульса, поступающего на вход синхронизации с выхода второго элемента И 21. Этот импульс формируется как конъюнкция тактового импульса с второго выхода 40.2 генератора 40 тактовых импульсов и сигнала с выхода триггера 10 пуска. Кроме того, для записи в регистр 3 микроопераций необходимо, чтобы на инверсном управляющем входе регистра 3 микрооне" раций отсутствовал единичный сигнал ожидания с выхода пятого элемента

ИЛИ 17. Регистр 3 микроопераций устанавливается в нулевое состояние при поступлении íà его В-вход единичного сигнала со старшего разряда выхода поля 1.1 признака блока l памяти микрокоманд. С выхода регистра 3 микроопераций код микроопераций поступает на выход 31 микроопераций устройства.

Сигнал микроопераций "Конец работы" с выхода 3.1 регистра 3 микроопераций поступает на установочный вход триггера ll состояния и через элемент ИЛИ 13 на возвратный вход триггера 10 пуска.

Мультиплексор 4 адреса осуществляет передачу на свой выход со своего первого, второго и третьего информационных входов соответственно либо кода новой операции (АКОП) с входа

-8 операций устройства, либо адреса очередной микрокоманды (АО) с выходов поля 1.4 адреса блока 1 памяти микрокоманд, седьмого элемента

ИЛИ 19, сумматора 12 но модулю два, либо адресного кода управления (АКУ) с шины 29. На первый и второй адресные входьг мультиплексора 4 адреса поступают соответственно сигнал передачи управления (У,) с выхода элемента ИЛИ 14, сигнал микрооперации ожидания кода очередной микропрограммы (У ). функция, реализуемая мультиплексором 4 адреса, описывается выражением.А = У, У АКОП+У„АКУ + У„У АО

Мультиплексор 5 логических условий осуществляет передачу на свой выход со своего информационного входа либо значение логического условия с входа 37 логических условий устройства (в случае считывания микрокоманды ветвления), либо сигнала мпадшего разряда выхода поля 1.4 адреса блока 1 памяти микрокоманд (в случае считывания линейной микрокоманды). Кроме того, значение младше-. го разряда поля 1.4 адреса блока 1 памяти микрокоманд передается на выход мультиплексора 5 логических условий при наличии единичного сигнала с выхода элемента ИЛИ 18 на его управляющем входе S.l адресного входа.

Элемент HJIH 18 пропускает на свой выход сигнал перехода устройства в режим передачи управления с шестого выхода дешифратора 6 или сигнала с выхода четвертого элемента И 23, При нулевом значении сигнала на выходе шестого элемента ИЛИ 18 мультиплексор 5 логических условий управляется кодом логических условий (в линейных микроксмандах он нулевой), поступающим с выходов поля 1.2 блока 1 памяти микрокоманд.

Дешифратор 6 предназначен для преобразования трехразрядного кода с выхода поля 1.1 признака блока 1 памяти микрокоманд в унитарный код управления. С первого выхода дешифрато50 ра 6 считывается сигнал ожидания ко." да очередной микропрограммы, управляющий работой мультиплексор 4, С второго выхода дешифратора 6 считыва" ется сигнал признака первой микрокоманды в микропрограмме, устанавливающий триггер II в нулевое состояние.

С третьего выхода считывается сигнал микрооперации конца работы, по которому устройство переходит в состоя1500994 ние ожидания адресного кода управления или заканчивает свою работу до следующего сигнала пуска с входа 39 устройства. С четвертого выхода де5 шифратора 6 считывается сигнал проверки правильности передачи адресного кода управления. На пятом выходе дешифратора 6 формируется сигнал запроса на пользование общей шиной 29 адреса кода управления. Этот сигнал с выхода 33 устройства поступает в определитель 41 приоритета.

С шестого выхода дешифратора 6 считывается сигнал перевода устройст- 15 ва в режим передачи управления.

Счетчик 7 предназначен для подсчета числа неудачных попыток передачи адресного кода управления другому устройству. Коэффициент пересчета счетчика 7 k жестко определяет максимальное число таких попыток.

Счетчик 7 увеличивает свое содержимое на единицу по заднему фронту тактового импульса, поступаю- 25 щегo на счетный вход счетчика 7 с выхода элемента И 21, при наличии на управляющем входе счетчика 7 единичного сигнала проверки адресного кода управления с четвертого выхода дешиф- 30 ратора 6. Счетчик 7 устанавливается в исходное нулевое состояние единичным сигнапом предпоследнего младшего разряда с выхода регистра 2 адреса. Сигнал с выхода счетчика 7 модифицирует значение предпоследнего младшего разряда адреса очередной микрокоманды.

Триггер 8 ошибки предназначен для хранения и выдачи сигнала ошибки „0

1 Ьункционирования устройства, Он устанавливается в единичное состояние сигналом ошибки с выхода. третьего элемента И 22, В нулевое (исходное) состояние триггер 8 устанавливается . при поступлении на его возвратный вход через третий элемент ИЛИ 15 сиг° нала пуска с входа 39 устройства или сигнала передачи адресного кода управления данному устройству с выхода второго элемента ИЛИ 14 .

Сигнал ошибки с выхода триггера

8 поступает на выход 32 ошибки устройства и на вход пятого элемента

ИЛИ 17, который формирует сигнал сос55 тояния устройства. Этот сигнал единичный, если модуль находится в исходном состоянии, неисправен или ожи дает адресный код управления. Сигнал формируется как дизъюнкция сигналов с выходов триггера 8 ошибки и триггера 11 состояния. С выхода пятого элемента ИЛИ 17 сигнал состояния поступает на выход 34 состояния устройства и на инверсный управляющий вход регистра 3 микроопераций, блокируя запись в него.

Триггер 9 контроля предназначен для запоминания и хранения в течение одного такта работы устройства сигналов пуска устройства и микроопераций ожидания кода очередной микропрограммы. Дизъюнкция этих счгналов осуществляется четвертым элементом

ИЛИ 16 и поступает на информационный вход триггера 9 контроля, Триггер 9 записывает информацию со своего Dвхода по заднему фронту тактового импульса 1,, поступающего на его синхровход с первого выхода 40.2 генератора 40 тактовых импульсов.

Триггер 10 пуска управляет синхронизацией устройства, Он устанавливается в единичное состояние сигналом пуска с входа 39 устройства или сигналом передачи управления данному устройству с выхода второго элемента

ИЛИ 14, который через третий элемент

ИЛИ 15 поступает на установочный вход триггера 10 пуска. Единичный сигнал с выхода триггера 10 поступает на первый вход первого элемента

И 20 и второй вход второго, элемента

И 21, разрешая прохождение через них тактовых импульсов с выходов генератора 40 тактовых импульсов.

Триггер 10 пуска устанавливается в нулевое (исходное) состояние при поступлении на его возвратный вход единичного сигнала с выхода первого элемента ИЛИ 13. Этот сигнал формируется как дизъюнкция сигнала микрооперации конца работы с выхода 3,1 регистра 3 микроопераций и сигнала ошибки с выхода третьего элемента .И 22, Триггер 11 состояния служит для формирования сигнала состояния ожидания адресного кода управления от других устройств системы и переводится в единичное состояние сигналом микрооперации конца работы, поступающим на его установочный вход с выхода 3,1 регистра 3 микроопераций, В нулевое состояние триггер 11 переводится сигналом признака первой микро

1 500994

55 команды в микропрограмме с второго выхода дешифратора б, Сумматор 12 по модулю два служит для формирования младшего разряда адреса очередной микрокоманды в микропрограмме. его значение является результатом суммы по модулю два сигнала с четвертого выхода дешифратора

6 и сигнала с выхода мультиплексора

5 логических условий.

Второй элемент ИЛИ 14 осуществляет дизъюнкцию сигналов передачи управления своему устройству от других устройств системы, поступающих на его вход с входа 35 устройства. Число разрядов входа 35 на единицу мекьше числа устройств в системе. Седьмой элемент ИЛИ 19 формирует предпос,ледний младший разряд адреса очередной микрокоманды в микропрограмме.

Третий элемент И 22 формирует сигнал ошибки при неправильном приеме адресного кода управления с шины 29 передачи адресного кода управления или кода очередной микропрограммы с входа 38 устройства. Сигнал ошибки ,на выходе третьего элемента И 22 будет единичным только по поступлении на его первый вход тактового импульса (а ." ) с выхода второго элемента

И 21 если сигнал с выхода триггера

9 управления на втором входе элемента И 22 единичный, а на инверсных третьем и четвертом входах элемента

И 22 соответственно отсутствуют единичные сигналы ожидания кода очеред-. ной микропрограммы с первого выхода дешифратора 6 и признака первой микрокоманды в микропрограмме с второго выхода дешифратора 6.

Четвертый элемент И 23 по единичному. сигналу с пятого выхода дешифратора 6 формирует на своем выходе сигкал управления мультиплексором 5 логических условий. Этот сигнал будет единичным, если на инверсном входе четвертого элемента И 23 присутствует нулевой сигнал с входа 36 ответа на запрос устройства (с соответствующего выхода определителя 41 приоритета).

Пятый элемент И 24 формирует сигнал предпоследнего младшего разряда очередной микрокоманды в микропрограмме. Сигнал на выходе пятого элемента И 24 будет единичным только по поступлении на его инверсный и прямой входы соответственно нулевого сигнала с выхода мультиплексора

5 логических условий и единичного сигнала с четвертого дешифратора 6.

Первый магистральный элемент 25 предназначен для возможности управления выдачей сигналов передачи управления с выхода поля 1.2 блока 1 памяти микрокоманд на выход 30 устройства в режиме передачи управления.

Передача этих сигналов осуществляется по единичному сигналу с шестого выхода дешифратора б.

Второй магистральный элемент 26

15 предйазначен для односторонней передачи АКУ иэ поля 1.3 БПМ 1 в двунаправленную общесистемную шину 29

АКУ. Эта передача происходит по единичному сигналу с шестого выхода де2D шифратора 6 на управляющем входе магистрального элемента 26.

Рассмотрим работу устройства (фиг.l) применительно к предложенному варианту построения распределен25 ной системы (фиг.2).

В исходном состоянии системы генератор 40 вырабатывает на своих выходах последовательности сдвинутых один относительно другого тактовых

30 импульсов, все устройства системы находятся в исходном состоянии ожидания кода микропрограммы или адресного кода управления, при этом все элементы памяти, кроме триггера 11 состояния, установлены в "0". С выхода триггера 11 состояния единичный сигнал поступает на выход 34 состояния устройства (т.е. на один из разрядов входов логических условий всех

40 устройств системы, от которых данное. устройство может получить адресный код управления). Кроме того, этот сигнал блокирует запись информации в регистр 3 микроопераций. Из блока

45 1 памяти микрокоманд считывается содержимое нулевой ячейки (с нулевым адресом). В таблице это микрокоманда типа С. В ее поле 1.1 записан нулевой код, который декодкруется дешифратором 6 как сигнал ожидания кода очередной микропрограммы.

Этот единичный сигнал поступает через четвертый элемент ИЛИ 16 на информационный вход триггера 9 управления и записывается в него по заднему фронту тактового импульса,поступающего с первого входа 27 синхронизации устройства от генератора 40 тактовых импульсов.

11 150099

Кроме того, сигнал ожидания кода очередной микропрограммы с первого выхода дешифратора 6 поступает на второй управляющий вход мультиплексора 4 адреса, который согласно опи5 санному алгоритму работы пропускает на информационный вход регистра 2 адреса код операции с входа 38.

Единичное состояние триггера 9 управления не может повлечь формирование третьим элементом И 22 сигнала ошибки, так как на его первом входе будет отсутствовать тактовый импульс с выхода второго элемента И 21. В таком исходном состоянии предлагае" мая распределенная управляющая система будет находиться до поступления сигнала "Пуск" на вход 39 пуска хотя бы одного устройства системы, 20

Каждое устройство может работать в режимах:

1) ожидания кода очередной микропрограммы;

2) управления; 25

3 ) передачи управления;

4) ожидания адресного кода управления. .Исходное состояние устройства равнозначно состоянию устройства в режиме ожидания адресного кода управления, 15

Переход устройства в режим ожидания кода микропрограммы из исходного состояния осуществляется по сигналу

"Пуск", поступающему с входа 39 пуска устройства через третий элемент

ИЛИ 15 на установочный вход триггера

10 пуска, Единичный сигнал с прямого 40 выхода триггера 10 пуска открьп3ает первый 20 и второй 21 элементы И,pasрешая прохождение тактовых импульсов с первого 40.1 и второго 40.2 соответственно выходов генеРатоРа 40 к 45 входа 1 элементов устройства.

Если к моменту появления на синх,ровходе регистра 2 адреса рассматриваемого устройства заднего фронта первого тактового импульса () с выхода первого элемента И 20 íà azoде 38 кода операций еще не появилось, то в регистр 2 переписывается нулевой адрес и из блока 1 памяти микрокоманд снова считывается микрокоманда типа С. Так как в поле 1.3 микроопераций записан нулевой код, то по заднему фронту тактового импульса с выхода второго элемента И 21 регистр

4 12

3 микроопераций состояния не изменит. С первого выхода дешифратора 6 по-прежнему будет считываться единичный сигнал ожидания кода очередной микропрограммы, который будет перезаписываться в триггер 9 контроля.

Таким образом, устройство будет сколь угодно долго ожидать код микропрограммы на своем входе 38.

При появлении кода микропрограммы на входе 38 устройства этот код через мультиплексор 4 адреса записывается по заднему фронту в регистр

2 адреса и устройство переходит в режим управления. Если код микропрограммы дошел к устройству и записался в регистр 2 адреса без искажений, то из блока 1 памяти микрокоманд считывается первая микрокоманда (ИК типа В в табл.) нужной микропрограммы.

Все первые микрокоманды имеют в поле 1.1 признака код (001), по которому дешифратор 6 формирует на своем втором выходе специальный сигнал, который поступает на инверсный вход третьего элемента И 22, запрещая в нем, таким образом, формирование сигнала ошибки. В случае же поступления в устройство искаженного кода микропрограммы или искажения его разрядов при прохождении через мультиплексор 4 адреса и регистр 2 адреса, или неисправности в блоке 1 памяти микрокоманд дешифратор 6 единичный сигнал признака первой микрокоманды не формирует и, соответственно, на инверсном входе третьего элемента И 22 будет нулевой сигнал.Так как в этом такте работы триггер 9

О еще находится в единичном состоянии, с поступлением на первый вход элемента И 22 тактового импульса () с выхода второго элемента И 21 элемент, И 22 формирует сигнал ошибки, Этот сигнал, пройдя через элемент ИЛИ 13, обнуляет.триггер 10 пуска и регистр

2 адреса, устанавливает в единичное состояние триггер 8 ошибки. С выхода триггера 8 сигнал ошибки поступает на выход 32 ошибки устройства и че-. рез пятый элемент ИЛИ 17 на выход

34 состояния устройства, блокируя запись ошибочного микрооперационно-, го кода в регистр 3 микроопераций.

Таким образом осуществляется конт роль за поступающей в устройство управляющей информацией и функциониро994 1! 5 манды (МК типа Н) записаны нулевые

55

13

1 500 ванием части оборудования самого устройства.

Если ошибки не произошло, то по заднему фронту тактового импульса . с выхода второго элемента И 21 в регистр 3 микроопераций записывается микрооперационный код первой микрокоманды микропрограммь1, Кроме того, по сигналу признака первой микрокоманды микропрограммы с второго выхода дешифратора 6 обнуляется триггер

11 состояния, единичный сигнал на выходе 34 состояния устройства исчезает, что является признаком того,что модуль находится в режиме управления или режиме передачи адресного кода управления, По заднему фронту очередного тактового импульса с выхода первого элемента И 20 в регистр 2 адреса с выхода мультиплексора 4 адреса записывается адрес очередной микрокоманды микропрограммы. Этот адрес поступает на второй информационный вход мультиплексора 4 адреса со старших разрядов выхода 1.4 поля адреса блока 1 памяти микрокоманд (немодифицируемая часть) и выходов элемента ИЛИ 19 и сумматора 12 по модулю два (модифицируемая часть). В режиме управления на втором и третьем входах элемента

ИЛИ 19 сигналы всегда нулевые, поэтому предпоследний младший разряд адреса очередной МК будет равен значению этого разряда в поле 1.4 адреса. В данном режиме блока 1 памяти микрокоманд считываются линейные микрокоманды или микрокоманды ветвления. В линейных микрокомандах значение младшего разряда адреса очередной микрокоманды в микропрограмме определяется значением младшего разряда поля .1,4 адреса блока 1 памяти микрокоманды. В поле 1.2 логических условий линейных микрокоманд записан нулевой код. По этому коду мультиплексор 5 логических условий пропускает на свой выход согласно алгоритму своей работы значение сигнала с младшего разряда выхода поля 1,4

БПМ 1. В микрокомандах ветвления в поле 1.2 записан код логического условия, значение которого анализируется при формировании адреса очередной микрокоманды. По этому коду мультиплексор 5 пропускает с входа 37 модуля на свой выход значение нужного логического условия. Так как в режиме

40 управления на четвертом выходе дешиф- ратора 6 единичный сигнал не появляется, то на втором входе сумматора

12 по модулю два .всегда будет нулевой сигнал. Таким образом, в режиме управления младший разряд адреса очередной микрокоманды в микропрограмме будет полностью определяться значением сигнала на выходе мультиплексора 5 логических условий. По записанному в регистр 2 адресу из блока 1 памяти микрокоманд считывается очередная линейная микрокоманда или микрокоманда ветвления.

Аналогичным образом устройство реализует в требуемой последовательности все остальные микрокоманды выполняемой микропрограммы (операции) °

Из режима управления устройство может перейти в любой другой режим.

При переходе в реж-м ожидания кода очередной микропрограммы в полях 1.2 логических условий и 1.4 адреса формата последней микрокоманды выполнявшейся микропрограммы записываются нулевые коды и в следующем такте из блока 1 памяти микрокоманд считывается нулевая микрокоманда (МК типа

С), т.е. устройство переходит в уже описанное ранее состояние ожидания кода очередной микропрограммы, При необходимости получения информации от другого устройства системы, т.е. перехода в режим ожидания адресного кода управления или же окончания работы устройства, в поле 1.1 формата последней микрокоманды выполнявшейся микропрограммы записывается код, по которому дешифратор б формирует на своем третьем выходе сигнал микрооперации конца работы.

В полях 1.2 кода логических условий и 1,4 адреса формата этой микрококоды. Единичный сигнал микрооперации конца работы по заднему фронту очередного тактового импульса (< записывается в регистр 3 микроопераций. Затем с соответствующего выхода 3,1 регистра 3 единичный сигнал микрооперации конца работы пер лодит триггер 11 состояния в единичное состояние, обнуляет триггер 10 г ска и регистр 2 адреса. Таким обр;.зом, ча выходе 34 состояния появляется сигнал, свидетельствующий о готовности данного устройства к приему адресного кода упр вления от других

15 1500994 устройств системы; из блока 1 памяти микрокоманд считывается нулевая микрокоманда (MK типа С). При этом единичный сигнал с первого выхода поля 1.1 нулевой ячейки блока 1 памяти микрокоманд обнуляет регистр 3 микроопераций и, соответственно, сигнал микрооперации конца работы на его выходе 3,1, Устройство находится в исходном состоянии.

При необходимости передать информацию другому устройству системы рассматриваемое устройство из режима управления переходит в режим пе- 15 редачи управления.

По заднему фронту очередного тактового импульса с, с выхода элемента И 20 (фиг.3) в регистр 2 записывается адрес микрокоманды типа D. 20

Это микрокоманда проверки готовности системы к передаче от N-ro устройства L-му (группе устройств) адресного кода управления.

На пятом выходе дешифратора 6 фор- 25 мируется сигнал запроса состояния ,шины передачи адресного кода управления. Этот сигнал поступает на соответствующий И-й вход определителя

41 приоритета, Если в этом такте ра- 30 боты системы сигналов запросов от других устройств системы в определитель 41 не поступило, то согласно описанному алгоритму работы определитель 41 формирует на своем И-м выходе сигнал разрешения пользования общей шиной 29 передачи адресного .кода управления в следующем такте работы системы. В противном случае такой сигнал формируется на другом 40 выходе определителя 41 приоритета, который соединен уже с входом 36 ответа на запрос другого, более приоритетного устройства системы. При нулевом сигнале ответа на запрос на 45 выходе 36 N-го устройства четвертый элемент И 23 формирует единичный сигнал, который поступает на управляющий вход 5.1 адресного входа мультиплексора 5 логических условий. По этому сигналу мультиплексор 5 пропускает на свой выход нулевой сигнал с выхода младшего разряда выхода поля

1.4 адреса блока 1 памяти микрокоманд. 55

На четвертом вь!ходе дешифратора

6 единичный сигнал отсутствует. Таким образом, при считывании микрокоманды типа D при отсутствии разрешающе16 го единичного сигнала с выхода определителя 41 приоритета и единичного сигнала на выходе счетчика 7 значение младших разрядов адреса следующей микрокоманды будет нулевым, т.е. по очередному импульсу Т в регистр

2 запишется адрес самой микрокоманды типа D. Регистр 3 микроопераций при считывании микрокоманды типа D обнуляется единичным сигналом с первого выхода поля 1,! признака блока 1 па;мяти микрокоманд. Как только на вход

36 N-го устройства поступает единичный разрешающий сигнал из определителя 41 приоритета, на выходе 5.1 мультиплексора 5 единичный сигнал исчезает и появляется значение логического условия с выхода 34 состояния L-го устройства. Если сигнал этого логического условия нулевой, т.е. L-e устройство не готово к приему адресного кода управления, то в следующем такте работы N-го устройства по описанным ранее причинам будет снова считываться та же самая микрокоманда типа D.

Как только на входе 36 N-го устройства появится. единичный сигнал, а значение логического условия с выхода 34 состояния L-ro устройства на выходе логического условия N-го устройства станет единичным (Х-е устройство находится в состоянии ожидания адресного кода управления либо неисправен), значение младшего разряда очередной микрокоманды в N-м устройстве станет единичным. FIo очередному импульсу, с первого выхода

40,1 генератора 40 в регистр 2 N-го устройства запишется адрес микрокоманды типа Е, Единичный сигнал с шестого выхода дешифратора 6 "открывает" магистральные элементы 25,26 и, кроме того, через элемент ИЛИ 18 поступает на управляющий вход 5.1 мультиплексора 5. При этом на информационном входе регистра 2 формируется адрес микрокоманды типа F, с выхода поля !.2 блока 1 памяти микрокоманд считывается унитарный код

?-ro устройства (группы устройств), а с выхода 1.3 микроопераций в шину

29 поступает адресный код управления.

Ijo унитарному коду на выходе 30 N-ro устройства на соответствующем разряде входа 35 сигналов передачи управления L-го устройства (группы устройств) появляется единичный сигнал

0994 18

17 150 передачи управления. Этот сигнал через элемент ИЛИ 14 поступает на мультиплексор 4 адреса, который согласно ,описанному алгоритму своей работы пропускает на вход регистра 2 адреса адресный код управления с шины 29.

Кроме того, сигнал передачи управления через элемент ИЛИ 15 устанавливает в единичное состояние триггер 10 пуска L-го устройства и обнуляет триггер Я ошибки, Очередной тактовый импульс 4 с второго выхода 40.2 генератора 40 пройдет через элемент

И 21 на первый вход элемента И 22 и вход синхронизации регистра 3 микрооперации. Однако сигнал ошибки элементом И 21 сформирован не будет из-за присутствия на его третьем инверсном входе единичного сигнала с первого выхода дешифратора 6, а запись в регистр 3 запрещена сигналом с выхода триггера 11 состояния. По очередному -тактовому импульсу, с выхода 40.1 генератора 40 единичный сигнал передачи управления с выхода элемента ИЛИ 15 L-ro устройства через элемент ИЛИ 16 запишется в триггер 9. По заднему фронту этого же тактового импульса, в регистр 2

L-го устройства запишется адресный код управления, а в регистр 2 N-ro устройства — адрес микрокоманды типа F. Если в L-м устройстве не быпо сбоя, оно исправно и адресный код управления записан без искажений-, то из блока 1 памяти микрокоманд L ro устройства считывается первая микрокоманда микропрограммы или микропрограммы, которую потребовало выполнить

N-e устройство. В полях 1.1 признака таких микрокоманд записан код, по которому формируется сигнал на втором выходе дешифратора 6. Этот сигнал запрещает формирование элементом И 22 сигнала ошибки, так как поступает на его четвертый инверсный вход. Кроме того, этот же игнал обнуляет триггер 11 состояния; таким образом, на выходе 34 состояния L-ro устройства единичный сигнал исчезает и разрешается запись первого микрооперационного кода в регистр 3 ? ro устройства. Если же L-e устройство было неисправно или адресный код уп-. равления был воспринят им искаженным, то на втором выходе дешифратора 6 единичный сигнал не появится, триггер

11 останется в единичной состоянии, 5

55 запись в регистр 3 будет заблокирована, на выходе 34 .состояния. L-ro устройства останется единичный сигнал.

Кроме того, по очередному тактовому импульсу 7 с выхода элемента И 21 элемент И 22 L-го устройства сформирует сигнал ошибки, который устанавливает в единичное состояние триггер

8 ошибки и через элемент ИЛИ 13 обнуляет триггер 10 пуска, стирает из регистра 2 адреса искаженный адресный код управления. L-е устройство как бы остается в состоянии ожидания адресного кода управления, но на его выходе формируется единичный сигнал ошибки, . В этом же такте работы системы из блока 1 памяти микрокоманд N-го устройства считывается микрокоманда типа F, На четвертом выходе дешифратора

6 формируется единичный сигнал,разрешающий запись в счетчик 7. Мультиплексор 5 логических условий пропускает на свой выход сигнал логического условия состояния L-го устройства с его выхода 34. Если L-e устройство после передачи ему адресного кода управления заработало в режиме управления, т.е. на его выходе состояния единичный сигнал отсутствует, то элемент И 24 и сумматор 12 по модулю два по единичному сигналу с. четвертого выхода дешифратора 6 формируют единичные значения двух младших разрядов адреса очередной микрокоманды.

Значения остальных разрядов адреса очередной микрокоманды в поле 1.4 блока 1 памяти микрокоманд совпадают со значениями разрядов адреса соответствующей микрокоманды типа D.

По такому адресу микрокоманды типа

D но уже с модифицированными единичными младшими разрядами N-e устройство (группа устройств) и переходит в любой другой режим, При этом записанная в счетчик 7 задним фронтом тактового импульса с выхода элемента И 21 "1" стирается единичным сигналом с предпоследнего младшего разряда выхода- регистра 2 адреса.

Если адресный код управления передавался нескольким устройствам сразу, то далее из блока 1 памяти микрокоманд N-го устройства считывается микрокоманда типа F — проверка приема адресного кода управления устройством системы.

19

150099

В случае, если ?-е устройство при считывании в N-м устройстве микрокоманды типа F остается в состоянии ожидания адресного кода управ5 ления, то на выходе мультиплексора 5

N-ro устройства будет присутствовать единичный сигнал. По этому сигналу и единичному сигналу с четвертого выхода дешифратора 6 сумматор 12 по модулю два и элемент ИЛИ 19 формирует нулевые значения двух младших разрядов адреса очередной микрокоманды, Таким образом, из блока 1 памяти микрокоманд N-ro устройства в 15 следующем такте работы будет снова считана микрокоманда типа Р, т.е. повторится цикл подготовки и передачи того же самого адресного кода управления. При этом каждый раз при 20 провер