Устройство для вычисления квадратного корня

Устройство для вычисления квадратного корня

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и служит для аппаратурной реализации операции вычисления квадратного корня. Цель изобретения - повышение быстродействия - достигается тем, что в устройство введен триггер знака, а в регистр результата - N-1 элементов И второй группы, N элементов И третьей группы, N-2 элементов И четвертой группы, N-1 элементов ИЛИ первой группы, N-2 элементов ИЛИ второй группы и элемент НЕ. При этом уменьшается длительность каждого цикла вычисления за счет исключения такта записи промежуточного остатка из сумматора в регистр сдвига. 1 з.п. ф-лы, 3 ил. 2 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (gi) G 06 F 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

Вычисление квадратного корня осуществляется следующим образом.

По сигналу начальной установки, поступающему на вход 5 устройства, подкоренное выражение, содержащее и двоичных разрядов, заносится в сумматор-вычитатель 2. В старшем (левом) разряде (n+1) сумматора-вычитателя 2 устанавливается "О", В триггер 4 знака записывается "0".

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4372846/24-24 (22) 01,02.88 (46) 15,08.89. Бюл. Р 30 (71) Куйбьппевский политехнический институт им.В.В.Куйбьппева (72) В.С,Иелентьев (53) 68 1.325 (088.8) (56) Авторское свидетельство СССР

Ф 1140118, кл, С 06 F 7/552, 1983.

Авторское свидетельство СССР

Р 1283756, кл. G 06 F 7/552, 1985. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КВАДРАТНОГО КОРНЯ (57) Изобретение относится к вычислительной технике и служит для аппаИзобретение относится к вычислительной технике и может быть применено для аппаратной реализации операции вычисления квадратного корня.

Цель изобретения — повышение быстродействия.

На фиг. 1 представлена блок-схема устройства для вычисления квадратного корня; на фиг. 2 — схема регист-. ра результата ; на фиг. 3 — схема суммирукще-вычитающего элемента.

Устройство содержит регистр 1 результата, сумматор-вычитатель 2, состоящий из (n+1) суммирующе-вычитающих элементов 3, триггер 4 знака, вход 5 начальной установки и вход 6 синхронизации устройства.

Регистр 1 результата образуют и

IK-триггеров 7, вспомогательный IKтриггер 8, первую 9, вторую 10, „.80„„1501051

2 ратурной реализации операции вычисления квадратного корня. Цель изобретения — повьппение быстродействия — достигается тем, что в устройство введен триггер знака, а . в регистр результата — n-1 элементов И второй группы, и элементов И третьей группы, п-2 элементов И четвертой группы, п 1 элементов ИЛИ первой группы, п-2 элементов ИЛИ второй группы и элемент HE. При этом уь.еньшается длительность каждого цикла вычисленная за счет исключения такта записи промежуточного остатка йз сумматора в регистр сдвига. 1 з.п. ф-лы, 3 ил., 2 табл. третью 11 и четвертую 12 группу элементов И, первую 13 и вторую 14 группы элементов ИЛИ 13 и 14, элемент

НЕ 15, входы 16-18 регистра результата. Суммирующе-вычитающий элемент

3 содержит D-триггер 19, элементы

И 20-27, элементы ИЛИ 28-34, элементы НЕ 35-38, входы 39-45 и выходы

46 и 47.

3 1501051

Одновременно в (и-1)-й разряд регистра 1 результата заносится "1", а в остальные разряды регистра 1 — "0".

На второй информационный вход 40 сла5 гаемого (вычитаемого) старшего (n+1)-ro суммирующе-вычитающего элемента 3 всегда подан "0", Сначала производится вычисление квадратного корня из старших двух цифр подкоренного выражения. Для этого с помощью сумматора-вычитателя

2 производится вычитание содержимого регистра 1 из подкоренного выражения.

В сумматоре-вычитателе 2 формируется промежуточный остаток. Значение старшего (и+1)-го суммирующе-вычитающего элемента 3, соответствующее знаку остатка, подается на информационный вход 16 регистра 1 и на информационный вход триггера 4 знака и по положительному фронту синхроимпульса, поступающего на вход 6 устройства, записывается в треггер 4 знака и в инверсном коде в п-й разряд регистра 25

1 (первая цифра корня) °

Если остаток положительный в и-й разряд регистра 1 записывается "1", если отрицательный — в данном разряде регистра 1 остается "0", Одновременно в (n-2) — и разряд регистра 1 заносится "1" Если остаток положительный в (n-1) — и разряд регистра 1 записывается "0", В случае отрицательного остатка в данном разряде регистра 1 остается "1".

По положительному фронту синхроимпульса производится также сдвиг содержимого сумматора-вычитзтеля 2 на один разряд влево.

Для получения второй цифры корня в зависимости от знака первого промежуточного остатка, записанного в триггере 4 знака., выполняется сложение или вычитание одержимого регистра 1 из остатка. Если остаток положительный (на выходе триггера 4 знака — "0") производится операция вычитания, если отрицательный (на выходе триггера 4 знака — "1") — операция сложения, В результате в сумматоре-вычитателе 2 формируется новый остаток.

После получения второго промежуточного остатка на вход 6 устройства подается синхроимпульс. В триггер 4 знака заносится знак текущего остатка, а в (n-1)-й разряд регистра 1 вторая цифра корня. Одновременно производитсЯ запись "1" в (и-3) -й разряд регистра 1 ° Если остаток положительный в (п-2)-й разряд регистра 1 заносится 011. В случае отрицательного остатка в данном разряде регистра 1 остается "1". Затем определяется третья цифра корня.

Пример. Вычисление квадратного корня из числа 0,101010.

В табл. 1 приведены значения логических сигналов на информационных входах и выходах триггеров 7 и 8 для данного примера.

Сигнал начальной установки поступает через вход 18 регистра 1 на вход сброса триггера 7 (n — 1)-ro разряда, устанавливая на его инверсном выходе " 1", и на вход установки "1" триггеров 7 остальных разрядов и триггера 8, устанавливая на их инверсных выходах "01 .

Одновременно сигнал начальной установки поступает через вход 43 всех суммирующе-вычитающих элементов

3 сумматора †вычитате 2 на входы элементов ИЛИ 33 и 34, на вторые входы которых через первый информационный вход 39 подаются разряды под— коренного выражения. Значения разря— ,цов подкоренного выражения записываются в триггеры 19 соответствующих суммирующе-вычитающих элементов 3 °

Сигнал начальной установки поступает на вход сброса триггера 4 знака, устанавливая на его выходе "0 1.

Сигнал с выхода триггера 4 знака поступает на управляющий вход 45 всех суммирующе-вычитающих элементов

3 сумматора-вычитателя 2. По этому сигналу производится вычитание содержимого регистра 1 из подкоренногс выражения °

1-й цикл.

Сумматор †вычитате 2 0 101010

Регистр 1 0 010000

Сумматор-вычитатель 2 0 011010

На выходе 46 (и+1)-ro суммирующевычитающего элемента 3 сумматора-вычитателя 2 присутствует "О". На вход

6 синхронизации устройства подается синхроимпульс.

На первый вход и-го элемента И 11 регистра 1 подан сигнал "1", на первый вход остальных элементов И 11

"0", на второй и третий входы всех элементов И 11 — "1". На первый вход (и-2) — ro элемента И 12 регистра 1 подан сигнал "1", на первый вход ос150 1 051 тальных элементов И 12 — "О", на второй вход всех элементов И 12

"1". На первый вход (и-1)-го элемента ИЛИ 13 регистра 1 с выхода и-го элемента И 11 подан сигнал "1", на входы остальных элементов ИЛИ 13 0", По положительному фронту синхроимпульса, поступающего через вход

17 регистра 1 на динамические тактовые входы триггеров 7 и 8, на инверсном выходе триггера 7 и-го разряда устанавливается сигнал. "1", являющийся первой цифрой корня, так как на

К-вход этого триггера подана "1" с выхода и-го элемента И 11, на инверсном выходе триггера 7 (и — 1)-го разряда "0 так как на J-вход триггера подана "1" с выхо ;; (..-1)-го элемента ИЛИ 13, на инверсном е триггера 7 (n-2) — ro разряда так как на К-вход этого триггера г-...»на "1" с выхода (n-2)-го элемента

ИЛИ 14.

Одновременно по положительному фронту синхроимпульса, поступающего через вход 42 всех суммирующе-вычитающих элементов 3 сумматора-вычитателя 2 на динамические тактовые входы триггеров 19, производится сдвиг содержимого сумматора-вычитатсля 2 (первого промежуточного остатка) на один разряд влево, так как третий информационный вход 41 i-го суммирующе — вычитающего элемента 3 подключен к выходу 46 (i-1)-го суммирующе-вычитающего элемента 3 сумматора-вычитателя 2, По положительному фронту синхроимпульса в триггер 4 знака записывается "0" с выхода 46 (и+1)-го суммирующе-вычитающего элемента 3 сумматора-вычитателя 2;

Сигнал "0" с выхода триггера 4 знака поступает на управляющий вход

45 всех суммирующе-вычитающих элементов 3 сумматора-вычитателя 2. По этому сигналу производится вычитание содержимого регистра 1 из содержимого сумматора-вычитателя 2, 2-й цикл.

Сумматор-вычитатель 2 0 110100

Регистр 1 0 101000

Сумматор-вычитатель 2 0 001100

На выходе 46 (и+1)-го суммирующе вычитающего элемента 3 сумматора-.вычитателя 2 присутствует "0". На вход

6 синхронизации устройства подается синхроимпульс.

На первый вход (n- 1) -ro элемента

И l1,ðåãèñòðà 1 подан сигнал "1", на второй вход остальных элементов И

11 — "0", на второй вход всех элементов И 11 — "1", на третий вход и-го элемента И 11 с выхода (n — 2)-ro элемента И 9 подан сигна - "0", на третий вход остальных элементов И

i1 — "1". На первый вход (n-3)-го элемента И 12 регистра 1 подан сигнал "1", на первый вход остальных элементов И 12 — "0", на второй вход (и-2)-го элемента И 12 с выхода (n-2)-го элемента И 9 подан сигнал

"0", на второй вход остальных элементов И 12 — "1". На первый вход (и-2)ro элемента ИЛИ 13 регистра 1 с выхода (n — 1) — ro элемента И 11 подан .ягнал "I" на входы остальных элементов ИЛИ 13 — "0". По положительноь фронту синхроимпульса, пост .лающего через вход l7 ðåãèñòðà на динамические тактовые входы триггеров

7 и 8, на йнверсном выходе триггера

7 (и-1)-ro разряда устанавливается сигнал "1" (вторая цифра корня), на инверсном выходе триггера 7 (n-2)-го разряда — "0", на инверсном выходе триггера 7 (и — 3)-го разряда — "1", Одновременно производится сдвиг содержимого сумматора-вычитателя 2 (второй промежуточный остаток) на один разряд влево и запись "0," в триггер 4 знака.

Сигнал "0" с выхода триггера 4 знака поступает на управляющий вход

45 всех суммирующе-вычитающих элементов 3 сумматора-вычитателя 2. По этому сигналу производится вычитание содержимого регистра 1 из содержимого суммarop - :ычитателя 2.

3-й цикл.

Сумматор-вычитатель 2 0 011000

Регистр 1 0 110100

Сумматор-вычитатель 2 1 100100

На выходе 46 (и+1)-го суммирующевычитающего элемента 3 сумматора-вычитателя 2 присутствует "1". На вход

6 синхронизации устройства подается си нхр оимпул ьс, На инверсном выходе триггера 7 (n-2)-ro разряда регистра 1 остается сигнал "0" (третья цифра корня). На инверсном выходе триггера 7 (и-3)-го разряда остается сигнал "1". На инверсном выходе триггера 7 (n-4)-го разряда устанавливается

1501051

Одновременно производится сдвиг содержимого сумматора-вычитателя 2 на один разряд влево и запись "1" с выхода 46 (n+1)-ãî суммирующе-вычитающего элемента 3 сумматора-вычитателя 2 в триггере 4 знака.

Сигнал "1" с выхода триггера 4 знака поступает на управляющий вход

45 всех суммирующе-вычитающих элементов 3 сумматора-вычитателя 2. По этому сигналу производится сложение содержимого регистра 1 и сумматоравычитателя 2.

4-й цикл.

Сумматор-вычитатель 2 1 001000

Регистр 1 0 110110

Сумматор-вычитатель 2 1 111110

На выходе 46 (п+1)-го суммирующевычитающего элемента 3 сумматора-вычитателя 2 присутствует "1", на вход

6 синхронизации устройства подается синхроимпульс.

На инверсном выходе триггера 7 (п-3)-го разряда регистра 1 устанавливается сигнал "0" (четвертая цифра корня). На инверсном выходе триггера 7 (n — 4)-ro разряда остается "1".

На инверсном выходе триггера 7 (и-5)-го разряда устанавливается "1".

Одновременно производится сдвиг содержимого сумматора-вычитателя 2 на один разряд влево и запись "1" с выхода 46 (и+1)-ro суммирующе-вы— читающего элемента 3 сумматора-вычитателя 2 в триггер 4 знака. По этому сигналу производится сложение содер— жимого регистра 1 и сумматора-вычитателя 2, 5-й цикл.

Сумматор-вычитатель 2 1 111100

Регистр 1 0 110011

Сумматор-вычитатель 2 0 101111

На выходе. 46 (n+1)-го суммирующевычитающего элемента 3 сумматора-вычитателя 2 присутствует "0", На вход

6 синхронизации устройства подается синхроимпульс.

На инверсном выходе триггера 7 (n-4)-го разряда регистра 1 устанавливается "1" (пятая цифра корня), На инверсном выходе триггера 7 (п-5) -ro разряда устанавливается "0". На инверсном выходе вспомогательного триггера 8 устанавливается "1", Одновременно производится сдвиг содержимого сумматора-вычитателя 2 на один разряд влево и запись "0" в

55 триггер 4 знака. По этому сигналу производится вычитание содержимого регистра 1 из содержимого сумматоравычитателя 2.

В младшем (n-5)-м (для данного примера) суммирующе-вычитающем элементе 3 сумматора-вычитателя 2 присутствует "1", так как на вход 44 переноса (заема) этого элемента подан сигнал "1" с инверсного выхода вспомогательного триггера 8 регистра 1.

6-й цикл.

Сумматор-вычитатель 2 1 011110

Регистр 1 0 1100101

Сумматор-вычитатель 2 0 101011

На выходе 46 (nii)-го суммирующе— вычитакяцего элемента 3 сумматора-вычитателя 2 присутствует "0". На вход синхронизации 6 устройства подается синхроимпульс.

На инверсном выходе триггера 7 (n-5)-ro разряда регистра 1 устанав— ливается "1" (шестая цифра корня).

Одновременно производится сдвиг содержимого сумматора-вычитателя 2 на один разряд влево и запись "0 в триггер 4 знака, На инверсных выходах триггеров 7 регистра 1 установлен код: 0 110011 (результат вычисления квадратного корня) .

Работа i-го суммирукще-вычитающего элемента 3 сумматора-вычитателя

2 производится в соответствии с табл. 2. В табл. 2 приняты следующие обозначения: А — первое слагаемое (уменьшаемое) — сигнал на выходе триггера 19 i-го суммирующе-вычитающего элемента 3,  — второе слагаемое (вычитаемое) — сигнал на втором информационном входе 40 i — ro суммирующе-вычитающего элемента 3, С— сумма (разность) — сигнал на выходе

46 i-го суммирующе-вычитакщего элемента 3, Н; < — сигнал переноса (заема) предыдущего (i-1)-го суммирующе-вычитающего элемента 3 — сигнал на входе 44 i-го суммирующе-вычитающего элемента 3; А; — сигнал переноса (заема) для следующего (i+1)-го суммирукице-вычитающего элемента 3— сигнал на выходе 47 i-го суммирующевычитающего элемента 3. Выбор операции (сложение или вычитание) производится по управляющему входу 45 суммирующе — вычитакщего элемента 3.

1501051

При начальной записи подк оренного выражения в сумматор-вычитатель 2

i-я цифра вводится с первого информационного входа 39 i-го суммирующе5 вычитающего элемента 3 при поступлении сигнала начальной установки на вход 43 суммирующе-вычитающего элемента 3.

Дпя органиэации сдвига содержимого сумматора-вычитателя 2 на один разряд влево цифра, соответствующая (i-1)-му разряду, с выхода 46 (i — 1)-го суммирующе-вычитающего злемента 3 подается на третий информационный вход

41 i-го суммирующе-вычитающего элемента 3, а сигнал синхронизации поступает на вход 43 всех суммирующевычитающих элементов 3.

Фор мул а из обретения

1. Устройство для вычисления квадратного корня, содержащее сумматор- 25 вычитатель и регистр результата, выполненный на и триггерах, (где и— разрядность регистра результата), вспомогательном триггере и (n-2) элементах И,первой группы, выход

i†- го элемента И которой (i = 1, п-3) подключен к первому входу (i+1)-го элемента И той же группы, прямой выход j-го триггера (j = 1, и-2) соединен с вторым входом

j-ro элемента И первой группы, вход логического нуля устройства соединен с I-входом вспомогательного триггера, прямой выход которого подключен к первому элементу И первой группы, а

К-вход — к инверсному выходу первого триггера, R-вход (п-1) — го триггера соединен с S-входами остальных триггеров и подключен к входу начальной установки регистра результата, С-вхо-45 ды всех триггеров которого подключены к входу синхронизации регистра результата, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введен триггер знака, сумматор-вычитатель содержит (n+1). суммирующе — вычитающих элемента, а в регистр результата введены (и-t)-й . элемент И второй группы, п элементов

И третьей группы, (и-2)-й элемента

И четвертой группы, (п — 1)-й элемент

ИЛИ первой группы, (п-2) -й элемент

ИЛИ второй группы и элемент НЕ, причем первые информационные входы суммирующе-вычитающих элементов являются входами подкоренного выражения устройства, первый и второй информационные входы (n>1) — го суммирующевычитающего элемента подключены к входу логического нуля устройства, вход начальной установки которого соединен с входами начальной установки регистра результата, суммирующевычитающих элементов И, R-входом триггера знака, вход синхронизации устройства соединен с входами синхронизации регистра результата, суммирующе-вычитающих элементов и триггера знака, инверсные выходы и триггеров подключены к вторым информационным входам одноименных суммирующе-вычитающих элементов, выход f-го суммирующе-вычитающего элемента (f

1, ..., n) соединен с третьим информационным входом (f+1) — ro суммирующе-вычитающего элемента, третий информационный вход первого суммирующего-вычитающего элемента подключен к входу логического нуля устройства, выход (и+1)-ro суммирующе-вычитающего элемента подключен к информационному входу регистра результата и

D — входу триггера, знака, выход которого соединен с управляющими входами всех суммирующе-вычитающих элементов, вход заема h-го суммирующе-вычитающего элемента (h = 2, .. °, n+ I) подключен к выходу заема (h-1)-го суммирующе-вычитающего элемента, вход заема первого из которых подключен к инверсному выходу вспомогательного триггера регистра результата, инверсный выход 1-ro триггера (1 = 2, п-2) подключен к первым входам (1+1)-х элементов И второй и третьей групп и первому входу (1-1)-го элемента И четвертой группы, инверсный выход (n-1)-го триггера соединен с первым входом и-го элемента И третьей группы и с первым входом (n-2)-го элемента И четвертой группы, инверсный выход первого триггера подключен к первым входам вторых элементов И второй и третьей групп, инверсный выход вспомогательного триггера подключен к первым входам первых элементов И второй и третьей групп, выход р-го элемента И первой группы (р

1, ..., n-3) подулючен к второму входу р-го элемента И четвертой группы и третьим входам (р+2)-х элементов

И второй и третьей групп, выход

I 501051

l2 (и-2)-ro элемента И первой группы соединен с вторым входом (п — 2)-ro элемента И четвертой группы и. третьим входом п-го элемента И третьей груп5 пы, третий вход второго элемента И второй группы соединен с третьим входом второго элемента И третьей группы и подключен к прямому выходу вспомогательного триггера, информаци- 10 онный вход регистра. результата соединен с вторыми входами всех элементов

И второй группы и входом элемента НЕ, выход которого подключен к вторым входам всех элементов И,третьей груп- 15 пы, выход q-ro элемента И второй группы (q = 1, ..., n-1) подключем к второму входу q-ro элемента ИЛИ пер" вой группы, выход которого соединен с I-входом q-ro триггера, выход r-го элемента И третвей группы (r = 2, п-2) подключен к первому входу (r-1)-го элемента ИЛИ первой группы и второму входу r-го элемента ИЛИ второй группы, выход первого элемента 25

И третьей группы подключен к второму входу первого элемента ИЛИ второй группы, выход (и-i)-го элемента И третьей группы соединен с первым входом (и-2)-ro элемента ИЛИ первой группы и К-входом (n-1)-ro триггера, выход и-го элемента И третьей .группы подключен к первому входу (n-1)-го элемента .ИЛИ первой группы и К-входу n-ro триггера Т-вход п-го тригУ

35 гера подключен к входу логического нуля устройства, выход W-ro элемента

И четвертой группы (W = 1, ... n-2) соединен с первым входом W-го элемента ИЛИ второй группы, выход кото- 4О рого подключен к К-му входу W-го триггера, S-вход и-го триггера соединен с входом начальной установки регистра результата.

2. Устройство по п.1, о т л и— ч:а ю щ е е с я тем, что i-й суммирующе-вычитающий элемент содержит

D-триггер, с первого по восьмой элементы И, с первого по седьмой элементы ИЛИ, с первого по четветрый элементы НЕ, причем первый информационHblH вход i-го суммирующе-вычитакщего элемента соединен с первым входом шестого элемента ИЛИ и входом четвертого элемента НЕ, выход которого соединен с первым входом седьмого элемента ИЛИ, второй вход которого подключен к второму входу шестого элемента ИЛИ и является входом начальной установки i-ro суммирующе-вычитающего элемента, а выход подключен к

S-входу D-триггера, R — вход которого подключен к выходу шестого элемента

ИЛИ, Э-вход и С-вход триггера являют.оответственно третьим информационным входом и входом синхронизации

i — го суммирующе-вычитающего элемента, а выход подключен к первым входам третьего и первого элементов И соответственно, второй вход первого из которых соединен с первым входом второго элемента И и является вторым информационным входом i-го суммирующевычитающего элемента, а выход подключен к входу первого элемента НЕ и первому входу второго элемента ИЛИ, второй вход которого подключен к выходу четвертого элемента И и входу второго элемента НЕ, а выход — к первому входу восьмого элемента И, второй вход которого объединен с входом третьего элемента НЕ и является управляющим входом i-го суммирующе-вычитающего,.элемента, а выход подключен к первому входу пятого элемента ИЛИ, второй вход которого соединен с выходом седьмого элемента И, а выход является выходом заема i-го суммирующе-вычитающего элемента, выход первого элемента НЕ соединен с вторыми входами первого и второго элементов

И, выход первого элемента И соединен с первым входом третьего элемента

ИЛИ, второй вход которого подключен к выходу второго элемента И и первому входу первого элемента ИЛИ, выход которого соединен с первым входом седьмого элемента И второй вход которого подключен к выходу третьего элемента НЕ, вход заема i-го суммирующе-вычитающего элемента соединен с первыми входами четвертого и пятого элементов И, второй вход первого из которых объединен с первым входом шестого элемента И и подключен к выходу третьего элемента ИЛИ, выход второго элемента НЕ соединен с вторыми входами пятого и шестого элементов И, выход первого из которых подключен к второму входу первого элемента ИЛИ и первому входу четвертого элемента ИЛИ, второй вход которого подключен к выходу шестого элемента И, а выход — является выходом

i-гэ суммирующе-вычитающего элемента.!

1501051

ОООО

OO ОО O

ОООО

OO OO OO

OOOO OO OO OO OO O

O Π— Т—

I !

I I

1 I

1 I ! н

Ю

О О

O О O

М ОООО ОО

О О

ОООО ОО

ОООООООООООО

ОООО

О О

О О O

ОООО

OO OO .О

1 1!

OOOO OO

OO OO O

ОООО ОООО О

О«ОО ОООО О

O O

ГЧ

О О

Н 1

«ОООООООО

О О

ООО ОООО О

«ОО

«ОО OO OO ОО ОО О

ООООО ОООО О

О О О

1 I-4

I С 1

I

l

ОООО ОО ОО ОО ОО О

М I

О О

OO OO OO OO O

О

Х

О

4 5 а о е

Е 4

0 ° 4

& и

u III O

PQ W F

I

М !

OOOO OO OO

ОООО ООOO

OOOO OO OO

О О О О О О О

1

iО I

1501051

16 (Т аблица 2

Г f (А

 — Н;, С

Нс Операция ход лодиорениоео дв рожения

2

4

6

8

11

12

13

14

0

0

1

1

0

0

1

1

0

1

1

0

0

0

1

Сложение

Вычитание

Сложение

Вычитание

Сложение

Вычитание

Сложение

Вычитание

Сложение

Вычитание

Сложение

Вычитание

Сложение

Вычитание

Сложение

Вычитание

1 50! 051

1501051

Составитель В.Иетентьев

Техред М.Дидык К ор р ек тор.Л. Бе скид

Редактор Л.Пчолинская

Заказ 4869/45 Типаж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-изда ельский комбинат "Патент", r. Ужгород, ул. Гагарина, 1О!