Управляемый блок задержек

Управляемый блок задержек

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть применено в многомашинных и многопроцессорных вычислительных системах. Цель изобретения - повышение точности работы за счет исключения возможности одинаковой задержки сигнала при разных управляющих кодах. Управляемый блок задержек содержит регистр 3 и группу узлов 4 задержки, каждый из которых содержит два элемента И 5, 6 и элемент 7 задержки. В блоке сигнал с входа 1 на выход 2 проходит через узлы 4 с большей или меньшей задержкой за счет прохождения через большее или меньшее количество элементов. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К д BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4280376/24-24 (22) 07.07.87 (46) 15.08.89. Бюл. № 30 (72) В,В.Туравинин и С.Н.Ази (53) 681.325 (088.8) (56) Авторское свидетельство СССР

¹- 1239717, кл, G 06 F 9/46, 1984.

Авторское свидетельство СССР

¹ 1019589, кл. Н 03 Н 7/30, 1982.

Авторское свидетельство СССР № 1397914, кл. G 06 F 9/46, 1987. (54) УПРАВЛЯЕМЫЙ БЛОК ЗАДЕРЖЕ К (57) Изобретение относится к вычислительной технике и может быть при„„SU„„1501056 А 1 (д!) 4 С 06 F 9/46, Н 03 Н 7/30 менено в многомашинных и многопроцессорных вычислительных системах.

Цель изобретения — повьппение точности работы за счет исключения возможности одинаковой задержки сигнала при разных управляющих кодах. Управляемый блок задержек содержит регистр 3 и группу узлов 4 задержки, каждый из которых содержит два элемента И 5, 6 и элемент 7 задержки.

В блоке сигнал с входа 1 на выход 2 проходит через узлы 4 с большей или меньшей задержкой за счет прохождения через большее или меньшее количество элементов. 1 ил, 1501056

Предварительно в регистр 3 заносится некоторый двоичный .код. В результате этого в узлах 4 оказываются закрытыми или открытыми элементы И 5 и 6. Сигнал с входа 1 на выход 2 проходит через узлы 4 с большей или меньшей задержкой за счет прохождения через большее или меньшее количество элементов.

Управляемый блок задержек, содержащий регистр, узлы задержки, причем каждый узел задержки содержит два

Составитель M.Êóäðÿøåâ

Техред М.Яндык Корректор Т.Палий

Редактор Л.Пчолинская

Даказ 4869/45 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат. "Патент", г.Ужгород, ул. Гагарина,101

Изобретение относится к вычислительной технике и может быть использовано для организации многоканальных устройств обмена данными.

Цель изобретения — повышение точности работы за счет исключения возможности одинаковой задержки сигнала при различных управляющих кодах.

На чертеже приведена структурная 10 схема управляемого блока задержек.

Блок содержит вход 1 и выход 2, регистр 3, узлы 4 задержки группы, каждый из которых состоит из элементов И 5 и 6 и элемента 7 задержки, 15 и группу кодовых входов 8 блока.

Блок задержки работает следующим образом. формула изобретения 30 элемента И и элемент задержки, причем выход элемента задержки каждого узла задержки, начиная с последнего, кроме первого, соединен с первыми входами первого и второго элементов

И предыдущего узла задержки, выход первого элемента И каждого узла задержки соединен с входом элемента задержки данного узла, прямой и инверсный выходы каждого разряда регистра, начиная с последнего, кроме первого, соединены соответственно с

t вторыми входами первого и второго элементов И одноименного узла задержки, прямой и инверсный выходы первого разряда регистра соединены с первыми входами соответственно первого и второго элементов И первого узла задержки, группа входов регистра является группой кодовых входов блока, о т л и ч а ю щ е е с я тем, что, с целью повышения точности работы за счет исключения возможности одинаковой задержки сигнала при разных управляющих кодах, информационный вход блока задержки соединен с вторыми входами первого и второго элементов И последнего узла задержки, выход второго элемента И каждого узла задержки соединен с выходом элемента задержки данного узла, выход элемента задержки первого узла задержки является выходом блока.