Устройство связи многопроцессорной вычислительной системы

Устройство связи многопроцессорной вычислительной системы

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в многопроцессорных вычислительных системах для организации связи между центральными процессорами, каналами ввода-вывода и модулями оперативной памяти системы. Цель изобретения - повышение пропускной способности устройства. Поставленная цель достигается тем, что устройство содержит арбитр, матрицу размером M X N блоков управления и матрицу размером M X N блоков коммутации, где M и N - соответственно число внутренних и внешних шин устройства. Положительный эффект достигается за счет организации связи между модулями вычислительной системы по любой из свободных внутренних шин устройства, что обеспечивает совмещение обменов данными между несколькими парами модулей. 4 ил.

СОЮЗ СОВЕТСКИХ.

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

<1Е 1В (S1) 4 G 06 F 15/16 н

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4384752/24-24 (22) 29.02.88 (46) 15.08.89, Бюл. Р 30 (72) Г.А.Жизневский и О.В.Сакович (53) 681,325(088.8) (56) Авторское свидетельство СССР, Р 1242974, кл. G 06 F 9/16, 1984, Авторское свидетельство СССР

Р 1223239, кл. G 06 F 13/36, 1984. (54) УСТРОЙСТВО СВЯЗИ МНОГОПРОЦЕССОР—

НОЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ (57) Изобретение относится к вычислительной технике и может быть использовано в многопроцессорных вычислительных системах для о1 ганизации связи между центральными процессораИзобретение относится к вычислительной технике и может быть использовано в многопроцессорной вычислительной системе для организации обмена информацией между процессорами, каналами ввода-вывода и модулями,оперативной памяти.

Цель изобретения — повышение пропускной способности устройства. На фиг, 1 приведена схема устройства; на фиг. 2 — схема блока управления; на фиг, 3 — схема арбитра; на фиг, 4 — схема блока коммутации.

Устройство содержит арбитр 1, матрицу размером man (где m и п — соответственно число внутренних и внешних шин устройства) блоков 2 управления, матрицу размером m aп блоков 3 коммутации, информационные входы-выходы 4 устройства, внутренние шины 5, ми каналами ввода-вывода и модулями

1 оперативной памяти системы. Цель изобретения — повышение пропускной способности устройства, Поставленная цель достигается тем, что устройство содержит арбитр, матрицу размером

m n блоков управления и матрицу раз.мером m x n блоков коммутации, где

m и и — соответственно число внутренних и внешних шин устройства, Положительный эффект достигается за счет организации связи между модулями вычислительной системы по любой из свободных внутренних шин устройства, что обеспечивает совмещение обменов данными между несколькими парами модулей. 4 ил. входы 6 запроса, выходы 7 разрешения связи арбитра, входы 8 режима и информационные 9 входы блоков управления, информационные входы-выходы 10 и 11 блоков коммутации, управляющие входы 12 и 13 блоков коммутации, входы-выходы 14 и 15 (занятости строки и занятости абонента) блоков управления, выходы 16 и входы 17 режима блоков управления.

Блок 2 управления образуют два триггера 18 и 19, четыре элемента

И-НЕ 20-23, элемент И 24, два элемента ИЛИ 25 и 26, четыре элемента

НЕ 27-30 и элемент 31 задержки.

Арбитр содержит и узлов 32 арбитража элемент 33 задержки, элемент

ИПИ-НЕ 34, при этом каждый узел 32 арбитража включает три элемента И-НЕ) 3 1501081

35-37, два элемента И 38 и 39, входы

40 и 41 и выход 42 узла 32 арбитража.

Блок 3 коммутации выполнен в виде одиннадцати элементов И 43-53, других элементов НЕ 54 и 55 и четырех групп элементов И 56-59.

Рассмотрим работу устройства в случае, ко гда к входным шинам 4 подключены вызывающие устройства (цент- 10 ральные процессоры, каналы) и вызываемые устройства (оперативная память, каналы, центральные процессоры).Для установления связи вызывающее устройство устанавливает сигнал запроса 15 на линию 6, который поступает в ар° битр 1. Если арбитр 1 свободен (на линиях 6 нет сигналов запроса от других вызывающих устройств), то он вырабатывает сигнал разрешения связи 20 на линию 7 и посылает его в вызывающее устройство и блоки 2 управления данного столбца. Последством блоков

2 управления вь1бирается первая свободная внутренняя шина 5, на которую и коммутируется сигнал разрешения связи. Блоки 3, подключенные к выбранной внутренней шине 5, коммутируют сигнал разрешения связи на те входные шины 4, устройства которых не участвуют в других обменах (свобод-, ные входные шины 4).Поступивший сигнал разрешения связи подготавливает блоки 2 и 3 для транслирования сигналов между шинами 4 и 5, 35

Приняв от арбитра 1 сигнал разрешения связи, вызывающее устройство выставляет на шины 4 код адреса требуемого вызываемого устройства, идентификатор "Адрес" и код операции, 40 которое через свободную внутреннюю шину 5 и входные шины 4 поступают в свободные устройства.

Вызываемое устройство, распознавшее свой код адреса, посылает в шину

4 сигнал "Ответ", который закрепляет необходимые связи в соответствующих блоках 2 управления посредством занятия внутренней шины 5.

Сигнал ответа, поступив в вызыва- 50 ющее устройство, разрешает снять сигнал запроса, освобождая арбитр 1 для запросов других устройств.

Далее происходит обмен данными и идентификаторами по алгоритмам уст- 55 ройств.

Если ни одно из имеющихся устройств не ряспознало свой код адреса, то по истечении определенного интервала времени (времени ответа) вызывающее устройство снимает сигнал запроса, По окончании сеанса вызывающее устройство через шины 4 посылает сигнал окончания связи, который информирует вызываемое устройство об окончании связи; освобождает внутреннюю шину 5, поступая в блоки 2 управления, . принадлежащие шине 5 и шинам 4 вызывающего и вызываемого устройств учаУ ствующих в сеансе связи.

Таким образом, обеспечивается од— новременная передача информации сразу по нескольким шинам, между несколькими парами устройств, Установление связи одновременно может происходить только для одной пары..

Арбитр 1 может быть в двух состояниях: занят и свободен, Если арбитр 1 свободен, то на всех выходах 42 узлов 32 арбитража установлен единичный сигнал и, следовательно, на входах 40 узла 32 арбитража единичный сигнал. Для установления связи вызывающие устройства устанавливают единичные сигналы на входы 6 соответствующих узлов 32.арбитража.

Поскольку элементы И-НЕ 35 открыты, то на выходах элементов И»НЕ 36 уста- е навливаются .единичные сигналы, а на. выходах элементов И-НЕ 37 вЂ,нулевые сигналы. Нулевые сигналы с выходов элементов И-НЕ 37, последовательно проходя через элементы И 38 и выходы

42, формируют нулевой сигнал на входах 40 всех узлов 32 арбитража (ар-: битр 1 переходит в состояние занят), запрещая прием других сигналов с входов 6 -посредством запирания элементов И-НЕ 35. Выход элемента И-НЕ

37 первого из узлов 32 арбитража запирает элемент И 39 последующих узлов 32 арбитража.

Единичные сигналы с выходов И-НЕ

36 подготавливают элементы И 39 узлов 32 арбитража, на которые поступили сигналы с входов 6 до снятия единичного сигнала с входов 40. Через задержку, обеспечиваемую элементами.

33 задержки и элементами ИЛИ-НЕ 34 и достаточную для окончания переходных процессов во всех элементах И-HE

35-37, на входах 41 всех узлов 32 арбитража появляется единичный сигнал, который обеспечивает выдачу единичного сигнала на выход 7 разреше1501081

6 ния связи первого из вызываюших устройств, так как только один из элементов И 39 оказывается открытым и сигналом с выхода элемента И-HE 36 и сигналом с выхода 42 предыдущего узла 32 арбитража. Сигнал разрешения связи по шинам,4 пост. пает в вызывающее устройство и по информационным входам 9 во все блоки 2 управления данного столбца.

Блок 2 управления может находиться в одном из четырех состояний в зависимости от сигналов на линии 14 занятости строки, линии 15 занятости абонента и входе 8, Если сигнал разрешения связи поступил в блок 2 управления и на линии !4 занятости строки — единичный сигнал, то элемент И-НЕ 20 заперт нулевым сигналом, который поступает через элементы НЕ 27, И-НЕ 23 и 22, и на выходах 12 единичный сигнал не вырабатывается. Если сигнал разрешения связи поступил в блок 2 управления, соответствующая которому внутренняя шина 5 свободна (т.е. на линии занятости строки 14 — нулевой сигнал), но на входе 8 присутствует нулевой сигнал (т.е. хотя бы одна из предыдущих строк свободна), то блок

2 управления находится в состоянии

"Блокирован", так как элемент И-НЕ 20 заперт нулевым сигналом, который поступает через элементы И-НЕ 23 и 22.

Если внутренняя шина 5 свободна и на входе 8 — единичный сигнал (т.е. все предыдущие строки заняты), то блок 2 управления находится в состоянии ожидания и по приходу через входы 9 сигнала разрешения связи через элементы И-НЕ 20, НЕ 29 и ИЛИ 25 на управляющий вход 12 подается единичный сигнал, Таким образом, в столбце, соответствующем вызывающему устройству в состоянии "Вызывающий", оказывается один блок 2 управления, соответствующий первой свободной строке, а остальные — в состоянии "Блокирован". Единичный сигнал на входе 12 блока 3 коммутации с помощью элемента И 43 обеспечивает коммутацию сигнала разрешения связи с информационных входов-выходов 10 на информационные входы-выходы !1. Распространяясь по внутренней шине 5, сигнал разреt шения связи поступает через входы

17 во все блоки 2 управления данной

55 строки. Блоки управления 2, которые находятся в состоянии ожидания (т.е. элементы И-НЕ 2! открыты), обеспечивают выработку единичных сигналов на выход 13 (блоки 2 управления пе— реходят в состояние Вызываемьп ) и подготавливают триггеры 19, так как на информационных входах триггеров 19 — единичный сигнал.

Если вызываемое устройство занято, т.е. на соответствующей шине 15 занятости абонента — единичный сигI нал, то блок 2 управления находится в состоянии "Блокирован", так как на выходе элемента НЕ 28 — нулевой сигнал .

Таким образом, в первой свободной строке блок 2 управления в состоянии

"Вызывающий" вырабатывает в свой блок

3 коммутации единичный сигнал на управляющий вход 12, а все остальные блоки 2 управления данной строки, находящиеся в состоянии Вызываемый -единичный сигнал на управляющий вход

13 своих блоков 3 коммутации. Вызывающее устройство, получив из арбитра 1 разрешение связи, выставляет на шины адрес вызываемого устройства, сопровождает его идентификатором "Адрес" и кодом операции, которые через входы-выходы 10 поступают в. блок 3 коммутации. Сигнал идентификации адреса, пройдя через элемент HE 54, запирает элементы И 47, открывает элемент И 44, который через элемент ИЛИ

52 открывает группу элементов И 58, через которую адрес вызываемого устройства, идентификатор "Адрес" и код операции коммутируется через входывыходы 11 на внутреннюю шину 5 °

В блоках 3 коммутации, соответствующие блоки 2 управления которых находятся в. состоянии "Вызываемый", сигнал идентификатора "Адрес", поступая с внутренней шины 5 через входывыходы ll, запирает элементом НЕ 55 элементы И 48-50 и открывает элемент

И 51, который через элемент ИЛИ 53 открывает группу элементов И 59, через которую адрес вызываемого устройства, идентификатор "Адрес" и код операции коммутируются на шину 4 через входы-выходы !О блоков 3 коммутации.

Вызываемое устройство, с которым устанавливает связь вызывающее, в ответ на свой распознанный адрес выставляет на входную шину 4 сигнал

1501081

11 tt

Ответ, который через входы 9 поступает на управляющие входы триггеров

19, В результате один из этих триггеров (блок 2 управления которого в состоянии "Вызываемый" ) устанавливается в единичное состояние, захватив шину 15 занятости абонента. Сигнал

"Ответ" с входов-выходов 10 через группу элементов И 57, открытую еди- 10 ничным сигналом с управляющего входа

13, коммутируется через входы-выходы

II íà внутреннюю шину 5.

Блок 3 коммутации, соответствующий блок 2 управления которого нахо- 15 дится в состоянии "Вызывающий", через открытую группу элементов И 56 коммутирует сигнал Ответ" с внутренней шины 5 на входную шину 4 через входы-выходы 10, 20

Получив на входных шинах 4 сигнал Ответ", вызывающее устройство снимает адрес, идентификатор "Адрес", и сигнал с входа 6, освобождая таким образом арбитр 1, 25

В -арбитре 1 на выходе элемента

И-HE 36 появляется нулевой сигнал, который запрещает выработку единичного сигнала на выход 7 разрешения связи, на выходе элемента И-НЕ 37 появляется единичный сигнал, который через элемент И 38 и выход 42 разФ решает следующему узлу арбитража выработку единичного сигнала на выход 7 разрешения связи, Если на входах арбитра 1 нет единичных сигналов, то арбитр 1 переходит в состояние свободен, т,е. на входах 40 появляется единичный сигнал, а на входах

41 — нулевой.

Получив из арбитра 1 через входы

9 нулевой сигнал разрешения связи, блоки 2 управления данной строки, которые не участвовали в установлении связи, снимают единичные сигналы 45 с выходов 13 (так как их триггеры 19 не установились в единичное состоя-. ние — не получен сигнал пОтвет" на управляющих входах триггерор).

Таким образом, вызывающее и вызываемое устройство готовы к обмену информацией через занятую соответствующими блоками 2 управления внутреннюю шину 5, Посредством анализа кода операции в блоке 3 коммутации обеспечивается соответствующее направление коммутации сигналов с входной шины 4 и внутренней шины 5, При операции чтения из оперативной памяти если сигнал на входе 12 единичный, то через открытые элементы И 47 и ИЛИ 53 обеспечивается коммутация данных с внутренней шины 5 через входы-выходы 11, группу элементов И 59 и входы-выходы 10 на входные шины 4; если сигнал на входе 13 еди— ничный, то через открытые элементы

И 48 и ИЛИ 52 обеспечивается коммутация данных с входных шин 4 через входы-выходы 10, группу элементов

И 58 и входы-выходы ll на внутреннюю шину 5, При операции записи в оперативную память если сигнал на входе 12 единичный, то через открытые элементы

И 46 и ИЛИ 52 обеспечивается коммутация данных с входных шин 4 через входы-выходы 10, группу элементов И 58 и входы-выходы 11 на внутреннюю шину 5; если сигнал на входе 13 единичный, то через открытые элементы

И 49 и ИЛИ 53 обеспечивается коммутация данных с внутренней шины 5 чеI рез входы-выходы ll, группу элементов И 59 и входы-выходы 10 на входные шины 4.

При выполнении операции, не связанной с передачей данных в оперативную память если сигнал на управляющем входе 12 единичный, то.,через открытые элементы И 45 и ИЛИ 52 обеспечивается коммутация информации с входных шин 4 через входы-выходы 10, группу элементов И 58 и входы-выходы

11 на внутреннюю шину 5; если сигнал на управляющем входе 13 единичный, то через открытые элементы И 50 и

ИЛИ 53 обеспечивается коммутация информации с внутренней шины 5 через входы-выходы Il группу элементов И

59 и входы-выходы 10 на входные шины 4.

После выполнения заданной операции вызывающее устройство выставляет на шины 4 сигнал окончания операции,. который через входы 9 блока 2 управления и элемент, 31 задержки поступает на установленные в "0" входы триггеров 18 и 19 (блок 2 управления переходит в состояние ожидания, если на управляющем входе 8 — единичный сигнал, или в состояние "Блокирован", если на входе 8 — нулевой сигнал), обеспечивая освобождение соответствующих строк и столбца.

150!081

<Ь о р м у л а и з обре т е н и я

Устройство связи многопроцессорной вычислительной системы, содержащее матрицу размером m и блоков ком5 мутации, где ш — число внутренних шин устройства связи, а n — - число внешних шин многопроцессорной вычислительной системы, и арбитр, причем информационные входы-выходы первой группы блоков коммутации j-й строки (где j =1,...,m) матрицы блоков коммутации соответственно объединены между собой, информационные входы-выходы второй группы блоков коммутации

i-ro столбца (где i=1 и) матрицы блоков коммутации соответственно объединены и подключены к информационным входам-выходам -й группы уст20 ройства, i-й управляющий вход которого подключен к i-му входу арбитра, . i-й выход которого подключен к первым управляющим входам блоков комму, тации i-го столбца матрицы блоков 25 . коммутации и к i-му выходу устройства,, о т л и ч а ю щ е е с я тем, что, с целью увеличения пропускной способности устройства, в него введена матрица размером тп п блоков управления, причем информационные входы группы блока управления i-го столбца матрицы соответственно объединены и подключены к информационным входам-выходам i-й группы устройства, i-й выход арбитра подключен к первым входам режима блоков управления

i-го столбца матрицы блоков управления, первый информационный вход-выход первой группы блока коммутации первого столбца j-й строки матрицы блоков коммутации подключен к вторым входам режима всех блоков управления j-й строки матрицы блоков управления, первые входы-выходы блоков управления j-й строки матрицы блоков управления соответственно объединены между собой, вторые входы-выходы блоков управления ь-го столбца матрицы блоков управления соответственно объединены между собой, третий вход режима блока управления первой строки i-ro столбца матрицы блоков управления подключен к (n+i)-му управляющему входу устройства, (n+i)-й выход которого подключен к первому выходу блока управления m-й строки

1-го столбца матрицы блоков управления, первый выход блока управления

i-ro столбца К-й строки (где K=1 ш-1) матрицы блоков управления подключен к третьему входу режима блока управления i-ro столбца (K+1)-й строки матрицы блоков управления, второй и третий выходы блока управления j-й строки i-ro столбца матрицы блоков управления подключены соответственно к второму и третьему управляющим входам блока коммутации

i-й строки i-го столбца матрицы блоков коммутации.

Составитель В.Смирнов

Редактор А.Orap Техред H.Õîäàíè÷

Ко ррек то р С, П1екмар

Заказ 4870/46 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно †издательск комбинат "Патент", r. Ужгород, ул. Гагарина, 101