Аналого-цифровое вычислительное устройство

Аналого-цифровое вычислительное устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для моделирования непрерывнодискретных процессов и систем управления в реальном и ускоренном масштабе времени. Целью изобретения является повышение быстродействия. Устройство содержит блок управления, блок памяти, селектор адреса, блок синхронизации, К блоков решения дефференциальных уравнений, блок связи, блок прерываний и генератор импульсов. 6 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (111 (5@4 G 06 J 3/оо

Г Г П .

"gp

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4404662/24-24 (22) 04.04.88 (46) 15.08.89. Бюл. И - 30 (71) Отдел энергетической кибернетики АН МССР (72) И.Я. Шор, А.А. Журавлев, M.Ã. Левин, Г.П. Алехин и А.С. Трахтенберг (53) 681.325(088.8) (56) Пухов Г.Е., Самойлов В.Д., Аристов В.В. Автоматизированные аналого-цифровые устройства моделирования. Киев: Техника, 1974, с. 1 72, рис. 76.

Авторское свидетельство СССР

1(1429139, кл . G 06 J 3/00, 1987.

Изобретение относится к вычислительной технике и может быть использовано для моделирования непре-. рывно-дискретных процессов и систем управления в реальном и ускоренном масштабах времени.

Целью изобретения является повышение быстродействия.

На фиг. 1 и 2 изображена блоксхема аналого-цифрового вычислительного устройства; на фиг. 3 — блоксхема узла интегрирования; на фиг.4блок-схема второго узла управления; на фиг. 5 и 6 — блок-схема алгоритма функционирования устройства.

Аналого-цифровое вычислительное устройство содержит блок 1 управления, блок 2 памяти, первый селектор

3 адреса, блок .4 синхронизации,блоки 5 решения дифференциальных уравнений, блок 6 связи, шины 7-9 адре2 (54) АНАЛОГО-ЦИФРОВОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО (57),Изобретение относится к вычислительной технике и может быть использовано..для моделирования непрерывнодискретных процессов и систем управления в реальном и ускоренном масштабах времени. Целью изобретения является повышение быстродействия.

Устройство содержит блок управления, блок памяти, селектор адреса, блок синхронизации, К блоков решения дифференциальных уравнений, блок связи, блок прерываний и генератор импульсов. 6 ил. са, данных и управления и блок 1О прерываний.

Каждый блок 5 содержит первый узел 11 управления, шины 12 и )3 данных и управления, первый узел

14 памяти, генератор 1 5 .импульсов, второй селектор l 6, второй узел 17 памяти, узлы 18 интегрирования, таймер 19,. узел 20 прерываний, узлы 21 и 22 коммутации, узлы 23 вычисления нелинейных функций, аналого-цифровой преобразователь 24, вторые узлы

25 управления, регистры 26 состояния обмена, буферные регистры. 27, первые и вторые формирователи 28 и 29 им,пульсов.

Каждый узел интегрирования содержит ПЗП 30 и 31, И умножающих ЦАП 32, сумматоры 33 и 34, интегратор 35, узлы ключей 36 и 37 и блок 38 контро03

7„= („,,...,X;,X,...,Х„,X„) (1) где Y„ - функции качества исследуемого объекта, X, „X, (i= 1,2, |

Х, =а,Х, +, ° .+ а, Х +...+ а,„Хд+ Ь„

+ +i т

Х, -= а; Х +...+ а; Х +...+ а;,Хи + Ь; + Ф; > (2) 3 15011 ля ° В состав блока 38 входят регистр

39 и коммутаторы 40 и 41.

Каждый узел 25 управления содержит элементы И 42"45, элементы ИЛИ

46-48, элементы 49 и 50 задержки, триггеры 51 и 52 и формирователь 53 импульсов .

Исходная задача сводится к определению значений 10...,п) — переменные состояния, получаемые при моделировании динамических процессов, заданных дифференци" альными уравнениями вида

1 ся коды рассчитанных на блоке 1 коэфi/ фициентов, коды узлов точек нели- . нейных функций, коды управления узлов

21 и 22.

Работа программы управления блоками 5 происходит по инициативе программы блока 1, с обеспечнием набора схемы моделирования с помощью блока

6, узлов 21, 22, установки коэффициентов в умножающих ЦАП 32, задания режима работы в процессе решения задачи интеграторов 35 каждого из блоков интегрирования 18. Установка коэффициентов умножающих ЦАП 32 и начальных условий интеграторов 35 через ЦАП 30 по шине 1 2 производится с помощью второго селектора 16. В процессе установки значений коэффициентов К; на умножающих ЦАП 32 коммутатор 40 подключает к входу соответствующего ЦАП 32 опорные напряжения U оп

После записи значения коэффициента

К; в ЦАП 32 осуществляется контроль зайисанного значения с помощью АЦП

24, вход которого коммутатором 41 подключен к выходу сумматора 33.При этом управление коммутаторами 40 и

41 осуществляется с третьего и четвертого выходов регистра 39, информация в который поступает с узла 11.

Таким образом, с помощью узла 38 устраняетсяпогрешность, вносимая внешними соединительными цепями, так как контроль коэффициентов К; осуществляется непосредственно на выходе сумматора 33. С помощью узла 37 ключей входы сумматора 33 узла 18 подключаеются к выходам UAII 32 или к нулевой шине, причем управление каждым ключом осуществляется от узла

11, что позволяет параллельно менять

= а Х, +...+ a»Xj+ ° ° + ап Хн + bn + Фл при известных начальных условиях

Х,(0), где Ф; =,7 Š— нелинейные функции;

Д 20 а, — коэффициенты.

На этапе подготовки исходной задачи к решению производится распределение вычислительной нагрузки между процессорами системы таким образом, 25 что уравнения вида (1) решаются блоком 1, а решение уравнений (2) определяется блоками 5.

Узел 11 в составе блока 5 предназначен для реализации части алго- 30 ритма решения, изменения структуры схемы моделирования в процессе решения,управления коэффициентами в схеме моделирования, реализации алгоритмов контроля и диагностики узлов 18 и ряда других функций.

Устройство работает следующим образом.

В исходном состоянии регистр 39 узла 38 обнуляется и .на первом и 40 втором входах регистра 39 формируется код 01, в соответствии с которым все

35 устанавливаются в режим "Исходное положение" . Исходное состояние остальных блоков призвольное.

На этапе подготовки загружается в

- блок 1 составленная пользователем программа определения Y в соответствии с (1), вводятся значения коэф фициентов Ь и а- и описания функ13 50 ций f, в уравнениях (2).

Под управлением блока 1 осуществляется загрузка через узел 17 с участием узла 13 и узел 14 программ управления блоками 5 решения дифференциальных уравнений, а также Пользовательских программ, реализующих логические зависимости и численные методы расчетов. В узел 14 передаютАЦП 24 и импульсам независимого i енератора 15 вырабатывает сигналы

"Пуск" АЦП 24 и сигнал разрешения записи в регистр 27. Формирование сигнала Пуск" производится следующим образом.

Допустим, что в исходном состоянии триггеры 52 и 51 находятся в нулевом состоянии, т.е. на прямых выходах — "0", а на инверсных — "1".

Импульсы с выхода независимого гене— ратора 15 поступают на один.иэ входов схемы 45 совпадения, так как на второй вход схемы 45 подана "1" с инверсного выхода триггера 52, то первый импульс проходит на вход "3aпуск" АЦП 24 и запускает его Одновременно триггер 52 устанавливается в н II состояние .1, ноль с инверсного выхода закрывает ячейку 45 и последующие импульсы генератора 15 не проходят на запуск AI1II 24. В момент окончания преобразования информации

АЦП 24 генерирует импульс "Конец преобразования, который поступает на входы элементы 49 задержки и элемента 42. На второй вход элемента

И 42 поступают сигналы от селекто-, ров 3 и !6, предварительно собранные по ИЛИ с помощью элемента ИЛИ 46. При отсутствии /сигналов сигнал "Конец преобразования" через линию 49 задержки поступает на вход элемента И 44, на втором входе которого находится "1". поданная с инверсного выхода тригге ра 51, а дальше проходит на вход разрешения записи регистра 27 и на вход

i R триггера 52.С приходом этого импульса преобразованная информация АЦП 24 переписывается в регистр 27, а триггер 5? устанавливается в "0", вновь импульс с генератора 15 запускает АЦП и цикл работы повторяется.

При одновременном появлении импульсов от селекторов 3 и 16 и импульса "Конец преобразования" АЦП 24 последний благодаря элементу 49 задержки не проходит на выход элемента И 44, так как триггер 51 по входу

S устанавливается в "1".

По последнему заднему фронту сигналов селекторов 3 и 16 формирователь 52 формирует импульс, который поступает на элемент И 43 и одновременно на вход элемента 50 задержки, при этом триггер 51 переводится в состояние "0 .

1501103 значения а. в пропессе решения, если а принимает значение 0 либо 1.

Воспроизведение нелинейных функций

Ф уравнений (2) обеспечивается уз5 лами 23, подключение выходов которых к входам сумматора 34 производится узлом ключей 36. Подача на вход узла

23 переменных Х в составе блока 5 производится первым уззлом комму- 10 тации, а переменных е других блоков

5 через узел 22. Задание адреса и кодов управления узлов 21 и 22 производится узлами 11 с помощью второ

ro селектора 16. 15

После проведения этапа подготовки к решению уравнений (2) на устройстве в, блок 2 занесена программа решения исходных уравнений, а узлы 14 занесены соответствующие пользова тельские программы, в узлах 18 проведена установка коэффициентов К на умно Д жающих ЦАП 32 и их корректировка с помощью узла 38, набрана схема моделирования в узлах 18 с помощью узлов

21, 22, блока 6 и умножающих ЦАП 32, установлены необходимые начальные условия интеграторов 35, занесены необходимые функциональные зависимости в узлы 23 вычисления нелинейных функций .

При поступлении сигнала Пуск по инициативе программы блока 1 начинается решение уравнений (2). При этом запускаются необходимые узлы 11, в регистры 39 заносятся коды индивидуального управления интеграторами 36, которые переводятся в строго определен ный режим работы (" Исходное положение, Пуск", 1 Останов") .

В таймер 19 предварительно заносится число, соответствующее необходимому временному интервалу, по истечению которого на выходе таймера 19 возникает сигнал, поступающий на вход 45 узла 20 прерываний. Узел 11 производит обработку прерывания и приступает к дальнейшему выполнению прерванной программы.

Узлы .25 обеспечивают циклический 50 запуск всех соответствующих АЦП 24, на входы которых поступают переменные Х или их производные Х . Коды ! 1 преобразованных сигналов Х; и Х;записываются в регистры 27 в моменты 55 поступления синхронизирующих сигналов с узлов 25.

Узел 25 по сигналам с селектора

3 или 16 "Конец преобразования"!

501103

Импульс с выхода элемента И 43 поступает на второй вход элемента

ИЛИ 46, на выходе которого формируется импульс "Разрешение записи для узлов 27, и узел 25 продолжает работать по описанному алгоритму, Таким образом, узел 25 осуществляет формирование импульсов Запуск

АЦП", "Разрешение записи" и осущест- 10 вляет задержку импульса "Разрешение записи" на время, необходимое на считывание информации с выхода регистра 27.

Текущие значения переменных, хра- 15 нящиеся,в данный момент в регистрах

27, могут быть использованы в соответствии с программой моделирования блоком 1, а также узлов 11 при интегрировании уравнения вида (2), причем выходы регистров 27 подключены к информационным шинам блока 1 и блока 10 через формирователи 28 и 29, что обеспечиваетвозможность одновременного чтения текущего значе- l5 ния переменной иэ соОтветствующего регистра 27 блоком 1 и узлом .11 . Управление формирователями 28 и 29 осуществляется соответственно от селекторов 3 и !6.

Отсчет текущего времени всей системы осуществляется- блоком 4, который запускается сигналом "Пуск", вырабатываемым по инициативе программ блока

1 . При необходимости, вместе с за- у лисью переменной из регистра 27 осуществляется считывание текущего времени следующим образом. При записи значения переменной в блок 1 значение текущего времени считывается им 40 программно из блока 4 по сигналу селектора 3. При записи значения переменной в узел 11 текущее время программно считывается этим блоком .с регистра 26 по сигналу селектора 45

16.

В регистрах 27 информация о текущих значениях переменных обновляется с максимально возможной скоростью, ограниченной практически только временем преобразования АЦП 24. При этой вычислительная нагрузка узла 11, определяемая обработкой данных и управлением блоком 5 по программам пользователя либо выполнением системных программ, не увеличивает время обмена — время получения блоком 1 последних значений аналоговых переменных в цифровом виде, Кроме того, обмен с блоком 1 через формирователи 28 не мешает узлу 1! одновременно получить те же значения переменных через со-. ответствующий формирователь 29, что увеличивает степень распараллелливания процессов обмена и вычислительных процессов между блоком 1 и узлами 11 .

В соответствии с программой, заложенной в узел 11, осуществляется модуляция (изменение значения коэффициентов по зарнее рассчитанным функциональным зависимостям) определенных коэффициентами К, и К, во времени, что позволяет получить i Y функциональных зависимостей. Управляя работой узла ключей 37, а также устанавливая значения коэффициентов К.

ij и К! равными 0 или рассчитанному значению на ЦАП 32, можно изменять схему моделирования во времени.

Пример одного из вариантов органиэации аналого-цифрового вычислительного процесса при решении на предлагаемом устройстве уравнений вида (1) и (2) пояснен блок-схемой алгоритм на фиг.5 и 6.

На этапе начального диалога пользователь составляет с помощью стандартных средств связи операционной системы блока 1 (например, с помощью редактора Общего назначения EDIT в системе РАФОС) программу для вычисления и оценки значения функции качества исследуемого объекта в соответствии с конкретным видом выражения (1). С клавиатуры дисплея блока ! вводятся конкретные числовые значения коэффициентов а;, Ъ, входящих в уравнения (2), и начальные значения переменные Х;(О). В случае использования стандартных функций Ф, (например, sin, cos, ехр и т.п.) поль ователь указывает только конкретный вид функции и требуемую погрешность аппроксимации. В случае использования нестандартных функций

Ф; пользователь задает координаты узловых точек аппроксимации. Далее пользователь указывает в явном виде разделение вычислительной нагрузки между блоками 5 при решении системы (2); На этой основе блок 1 формирует программы управления блоками

5, реализуемые на узлах 11. Таким образом задается математическое описание исследуемого объекта и про1501103

10 грамма обработки результатов моделирования, На этапе начальной подготовки блок,.

I производит численное интегрирование системы уравнений (2), опреде5 ляя при этом максимальные значения переменных и производных. Затем в соответствии с известными методиками расчета рассчитываются масштабы переменных, масштаб времени и значения коэффициентОв, устанавливаемых с помощью ЦАП 30, 31 и умножающих ЦАП 32 ° Таким образом формируется схема моделирования, которая может быть отображена с помощью внешних устройств блока 1 (например, устройство печати или видеомонитора).

На этапе начальной загрузки блок 20

1 через узел 17 памяти передает в узел 14 памяти управляющие nporpaMмы, коды ЦАП 30, 31 и умножающих ЦАП

32, управляющую информацию для коммутации узлов ключей 36 и 37, коды 25 узлов 23 нелинейных функций и информацию для коммутации узлов 21 и 22.

Блок 1 задает блоку 6 связи информацию о необходимых коммутациях между блоками 5 30

По окончании этапа начальной загрузки блока 1 производится инициализация узлов 11 по сигналам с селектора 3 через узел 20 прерываний.

При этом программа обработки преры-. ваний узла 11 считывает слово состояния из узла 17, заданное блоком

1, и обеспечивает обработку прерывания в соответствии с заданным условием в слове состояния. Так обес- 40 печивается управление блоком 5, например, задание режимов работы интеграторов .Кроме прерываний работы блока 5 по инициативе блока 1, возможно прерывание по времени, обеспе- 45 чиваемое таймером 19.

Возможно при необходимости также прерывание блока 1 по сигналам от блоков 5. Реализуется оно путем передачи сигналов от селекторов 16 в блок 10.

На этапе решения узлы 11 с помощью блоков 38 вырабатывают команды управления интеграторами 35, через АЦП

24 считывают информацию с выходов блоков 33, 35, записывая текущие значения укаэанных пользователем переменных и метки времени, генерируемые блоком 4 в соответствующие регистры 27 и регистр 26, откуда они могут быть считаны как в блок 2, так и в узел 14.

Выттолнение управляющих программ может быть прекращено либо по истечении заданного времени интегрирования через узлы 20 прерываний от таймеров 19, либо по указанию блока 1 через селектор 3 °

Формула изобретения

Аналого-цифровое вычислительное устройство, содержащее блок управления, блок памяти, первый селектор адреса, блок связи и К блоков решения дифференциальных уравнений (К вЂ” количество уравнений в системе уравнений), каждый из которых содержит

М узлов интегрирования (И вЂ” количество неизвестных в системе уравнений), первый узел уттравления, первый и второй узлы памяти, второй селектор адреса, таймер,узел прерываний, первый и второй узлы коммутации, М аналого-цифровых преобразователей и

Е узлов вычисления нелинейных функ— ций (Е - количество нелинейных функций), причем вхсд-выход блока управления соединен с информационньм входом-выходом блока памяти, информационными входами-выходами всех блоков решения дифференциальных уравнений и входом задания режима блока связи, первый выход блока управления соединен с входами адреса блока памяти„ всех блоков решения дифференциальных уравнений и с информационным входом первого селектора адреса, первый выход которого соединен с входом синхронизации блока связи, информационный выход которого соединен с информационными входми всех блоков pemeния дифференциальных уравнений, первые информационные выходы. которых соединены. с группой информационных входов блока связи, второй выход блока управления соединен с входами записи-считывания блока памяти, всех блоков решения дифференциальных уравнений и с управляющим входом первого селектора адреса, первые информацион ные входы всех узлов вычисления нелинейных функций соединены с выходами первого узла коммутации, вход синхронизации которого соединен с первым выходом второго селектора адрес», входами синхронизации всех узлов вы1501 103!

2 числения нелинейных функций, второго узла коммутации, всех узлов интегрирования и таймера, информационный вход таймера соединен с информацион5 ным входом-выходом первого узла памяти, первым информационным входомвыходом второго узла памяти, первыми информационными входами всех узлов интегрирования, вторыми информационными входами всех узлов вычисления нелинейных функций, уйравляющими входами первого и второго узлов коммутации и входом-выходом первого узла управления, первый выход первого узла управления соединен с информапионным входом второго селектора адреса, входом адреса первого узла памяти и первым входом адреса второго узла памяти, второй выход первого узла gp управления соединен с управляющим входом второго селектора адреса, перI вым входом записи-считывания второго узла памяти и входом записи-считывания первого узла памяти, второй 25 вход адреса, второй вход записисчитывания и второй информационный вход-выход второго узла памяти являются входами адреса, записи-считывания и информационным входом-выхо- gp дом блока решения дифференциальных уравнений соответственно, информационный вход второго узла коммутации является информационным входом блока решения дифференциальных уравнений, информационный выход второго узла коммутации соединен с первым информационным входом первого узла коммутации и вторыми информационными входами М узлов интегрирова 40 ния, информационный вход-выход каждого узла интегрирования соединен с информационными входами-выходами остальных узлов интегрирования, вторым информационным входом первого уз

45 ла коммутации и является первым информационным выходом блока решения дифференциальных уравнений, выходы всех узлов вычисления нелинейных функций соединены с .группой информационных входов второго узла комму50 тации, первый вход узла прерываний соединен с выходом таймера, выход узла прерываний .соединен с входом первого узла управления, информа ционный выход каждого узла интегрирования соединен с информационным входом аналого-цифрового преобразователя, отличающееся тем, что, с целью повышеня быстродействия, в него введень| блок синхронизации, блок прерываний, генератор импульсов, а в каждый блок решения дифференциальных уравнений введены

М буферных регистров, М первых и вторых формирователей импульсов, регистр состояния обмена и М вторых узлов управления, причем выход прерывания всех блоков решения дифференциальных уравнений соединен с группой входов блока прерываний, группа выходов первого селектора адреса соединена с группой входов синхронизации всех блоков решения диффренциальных уравнений, выход первого селектора адреса соединен с входом синхронизации блока синхронизации обмена, управляющий вход которого соединен с вторым выходом блока управления, вход-выход которого соединен с первым информационным выходом блока синхронизации обмена вторыми информационными выходами всех блоков решения дифферециальных уравнений, вход состояния обмена которых соединен с вторым информационным выходом блока синхронизации, генератор импульсов соединен с тактовыми входами всех блоков решения дифференциальных уравнений, вход признака прерывания блока управления соединен с выходом блока прерываний, первый вход второго узла управления соединен с выходом .конца преобразования аналого-цифрового преобразователя, вход запуска которого соединен с первым выходом второго узла управления, второй выход которого соединен с входом записи буферного регистра, информационный вход которого соединен с выходом аналогоцифрового преобразователя, выход буферного регистра соединен с информационными входами первого и второго формирователей импульсов, выход всех первых формирователей импульсов соединен с входом-выходом первого узла управления и выходом регистра состояния обмена, вход синхронизации которого соединен с вторым выходом второго селектора адреса, третий выход ко— торого является выходом прерываний блока решения дифференциальных уравнений и соединен с входами синхронизации всех первых формирователей импульсов и вторыми входами всех вторых узлов управления, третий вход которых соеди13 1501103 14 нен с входами синхронизации всех вто- лей импульсов являются вторым инфоррых формирователей импульсов, вторым мационным выходом блока решения дифинформационным входом узла прерывания ференциальных уравнений, информациони является группой входов синхрони- ный вход регистра состояния обмена.

5 зации блока решения дифференциальных является входом состояния обмена блоуравнений, выходы вторых формироват - ка решения дифференциальных уравнений °! 501103 зо оз

1501) 03

Составитель В. Никитин

Редактор А. Orap Техред М.Дидык Корректор В, Кабаний

Заказ 5952 Тираж 668 . Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101