Устройство для измерения вектора воздушной скорости вертолета

Устройство для измерения вектора воздушной скорости вертолета

Реферат

Устройство для измерения вектора воздушной скорости вертолета, содержащее измеритель скорости потока, установленный на лопасти вертолета, синхронизатор, коммутатор, четыре запоминающих устройства, четыре масштабирующих блока и два сумматора, при этом коммутатор соединен синхронизирующим входом с выходом синхронизатора, выход измерителя скорости потока связан с входом коммутатора, подключенного четырьмя выходами к входам четырех запоминающих устройств, выход первого запоминающего устройства через первый масштабирующий блок соединен с первым входом первого сумматора, выход второго запоминающего устройства через второй масштабирующий блок - с первым входом второго сумматора, выход третьего запоминающего устройства через третий масштабирующий блок - с вторым входом первого сумматора, выход четвертого запоминающего устройства через четвертый масштабирующий блок - с вторым входом второго сумматора, отличающееся тем, что, с целью определения вертикальной координаты вектора воздушной скорости вертолета и исключения погрешностей за счет влияния изменений плотности, в него дополнительно введены второй коммутатор, четыре запоминающих устройства, шесть масштабирующих блоков, третий сумматор и два интегратора, а измеритель скорости потока выполнен в виде двух аксиальных турбин с двумя измерителями угловых скоростей их вращения, при этом турбины развернуты в плоскости поперечного сечения лопасти симметрично относительно ее хорды, выход синхронизатора связан с синхронизирующим входом второго коммутатора, выход первого измерителя угловой скорости связан с входом первого коммутатора и первого интегратора, выход второго измерителя угловой скорости - с входом второго коммутатора и второго интегратора, выходы второго коммутатора связаны с входами четырех дополнительных запоминающих устройств, выход первого дополнительного запоминающего устройства связан через пятый масштабирующий блок с третьим входом первого сумматора, выход второго дополнительного запоминающего устройства через шестой масштабирующий блок - с третьим входом второго сумматора, выход третьего дополнительного запоминающего устройства через седьмой масштабирующий блок - с четвертым входом первого сумматора, выход четвертого дополнительного запоминающего устройства через восьмой масштабирующий блок - с четвертым входом второго сумматора, выход первого интегратора через девятый масштабирующий блок соединен с первым входом третьего сумматора, выход второго интегратора через десятый масштабирующий блок - с вторым входом третьего сумматора.