Функциональный преобразователь

Функциональный преобразователь

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике. Целью изобретения является расширение функциональных возможностей за счет дополнительного выполнения операции потенцирования. Устройство содержит первый регистр, блок вычисления характеристики, блок сдвига, блок памяти логарифмов, первый коммутатор. Отличается предлагаемое устройство от прототипа тем, что в него введены второй коммутатор, второй регистр, блок памяти антилогарифмов, вход записи данных, входы чтения данных в режиме логарифмирования и потенцирования. Изобретение позволяет расширить функциональные возможности, т.е. проводить кепстральный анализ,логарифмирование и потенцирование двоичных чисел по оси У, причем логарифмирование и потенцирование происходят без участия центрального процессора (как в известных устройствах). 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„.,SU„„J5Q6443 А1 (51)4 G 06 F 7 556

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

К А ВТОРСКОМУ СВИ4ЕТЕЛЬСТВУ

Устройство содержит первый регистр, блок вычисления характеристики, блок сдвига, блок памяти логарифмов, первый коммутатор. Отличается предлагаемое устройство от прототипа тем, что в него введены второй коммутатор, второй регистр, блок памяти антилогарифмов, вход записи данных, входы чтения данных в режиме логарифмировачия и потенцирования. Изобретение позволяет расширить функциональные возможности, т.е проводить кепстральный анализ, логарифмирование и потенцирование двоичных чисел по оси У, причем логарифмирование и потенцирование происходит без участия центрального процессора (как в известных устройствах). 1 ил.

1 (21) 4262579/24-24 (22) 05.05.87 (46) 07,09.89. Бюл. В 33 (71) Производственное объединение

Краснодарский ЗИП1 (72) О.В.Лаптев и В.М.Почтер (53) 681.325 (088.8) (56) Авторское свидетельство СССР

Р 959072, кл. G 06 F 7/556, 1980.

Авторское свидетельство СССР

У 603996, кл. G 06 F 7/556, 1976. (54) ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к вычислительной технике. Целью изобретения является расширение функциональных возможностей за счет дополнительного выполнения операции потенцирования.

Изобретение относится к вычислительной технике и предназначено для логарифмирования и потенцирования двоичных чисел.

Целью изобретения является расширение функциональных воэможностей эа счет дополнительного выполнения операции потенцирования.

На чертеже представлена схема функционального преобразователя.

Преобразователь содержит первый регистр 1, блок 2 вычисления характеристики, блок 3 сдвига, блок 4 памяти логарифмов, первый 5 н второй 6 коммутаторы, второй регистр 7, блок

8 памяти антнлогарифиов, вход 9 устройства, вход 10 записи данных, входы 11 и 12 чтения данных в режиме потенцирования и логарифмирования соответственно.

Функциональный преобразователь работает следующим образом.

Все элементы и блоки устройства, кроме блока 3 сдвига, имеют выход с тремя состояниями. Цикл работы состоит из двух тактов: записи информации в регистры 1 и 7. и чтения.

В режиме логарифмирования в первом такте на вход 9 поступает код числа и записывается в регистр 1. Во втором такте приходит импульс ЧТ.ЛОГ,н (чтение логарифмирования) и включаются элементы и блоки 1, 2, 4 и 5. Число из регистра 1 поступает на вход блока 2 вычисления характеристики и блока 3 сдвига. С выхода блока 2 вычисления характеристики код поступает на вход блока 3 сдвига, а также через первый коммутатор 5 — на выход.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Формула изобретения

Составитель А.Зорин

Техред A.Êðàâ÷óê

Редактор В.Петраш

Корректор И.Муска

Заказ 5439/50 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101

1506443

На выходе блока 3 сдвига появляется нормированное число, которое поступает на вход блока 4 памяти логарифмов. С выхода блока 4 код мантиссы поступает также на выход.

В режиме потенцирования на вход

9 поступают коды характеристики и мантиссы, которые в такте записи заносятся в регистр 7. Во втором такте с приходом импульса "ЧТ.ПОТ." (чтение потенцирования) включаются элементы и блоки 6-8.

Код мантиссы поступает на блок 8 памяти антилогарифмов, а затем на вход15 блока 3 сдвига. Код характеристики с выхода регистра 7 поступает на вход блока 3 сдвига, управляя сдвигом нормированного числа. С выхода блока 3 сдвига числа через коммутатор 6 пос- д) тупает на выход.

Функциональный преобразователь, содержащий первый регистр, блок вычис- 5 пения характеристики, блок сдвига, блок памяти логарифмов, первый коммутатор, причем вход аргумента устройства подключен к информационному входу первого регистра, выход которого сое- 30 динен с информационным входомблока вычисления характеристики и информационньви входом блока сдвига, вход управления сдвигом которого соединен с выходом блока вычисления характеристики 35 и информационньи входом первого коммутатора, выход блока соединен с адресньм входом блока памяти логарифмов, выход блока памяти логарифмов соединен с выходом мантиссы устройства, выход первого коммутатора соединен с выходом характеристики устройства, отличающийся тем, что, с целью расширения функциональных воэможностей эа счет дополнительного выполнения операции потенцирования, в него введены второй регистр, блок памяти антилогарифмов и второй коммутатор, причем вход аргумента устройства подключен к информационному входу второго регистра, выход группы разрядов характеристики которого соединен с входом управления сдвигом блока сдвига, выход которого соединен с информационным входом коммутатора, выход которого соединен с выходом потенцирования устройства, вход разрешения записи данных устройства соединен с входом разрешения записи первого регистра и входом разрешения записи второго регистра, вход разрешения чтения при потенцировании устройства соединен с входами разрешения чтения второго регистра, блока памяти антилогарифмов и входом разрешения выдачи второго коммутатора, выход группы разрядов мантиссы второго регистра соединен с адресным входом блока памяти антилогарифмов, выход которого соединен с информационньи входом блока сдвига, вход разрешения чтения при логарифмировании устройства соединен с входами разрешения чтения первого регистра, блока вычисления характеристики, блока памяти логарифмов и входом разрешения выдачи первого коммутатора.