Устройство для контроля качества цифрового сигнала

Устройство для контроля качества цифрового сигнала

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электросвязи. Цель изобретения - повышение точности контроля путем учета влияния зоны неопределенности и нестабильности порога второго порогового блока. Устройство содержит усилитель 1, два пороговых блока 3 и 4, сумматор 5 по модулю два, Д-триггер, элемент И, счетчик импульсов, выделитель тактовой частоты, блок сопряжения, вычислительный блок, блок индикации. Для достижения цели выход у-ля подключен к первому входу пороговых блоков через введенный элемент с коммутируемым коэффициентом передачи. Вероятность псевдоошибок на выходе сумматора стремится в процессе переходного процесса к постоянному уровню, что достигается автоматическим изменением указанного неоптимального порога в процессе работы устройства. По величине отношения сигнал/шум путем обращения распределения смеси сигнала с шумом (например, нормального распределения) может быть вычислена вероятность ошибок при передаче информационных сигналов. Указанные результаты измерений отображаются на блоке индикации. 1 ил.

СОЮЗ СОжтсНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

8."Е" " "- "

ГАТ;.."T n.

Б:ЬЛ ;.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

r1O ИЗОБРЕТЕНИЯМ И OTHPblTHRM

ПРИ ГННТ СССР (61) 1332548 (21) 4148931/24-09 (22) 21, 10,86 (46) 07,09.89. Бюл. В 33 (71) Ленинградский электротехнический институт связи им.проф.М.A.Áîí÷-Бруе". вича (72) Ю.К.Смирнов (53) 62 1.396,664 (088,8) (56) Авторское свидетельство СССР

Р 1332548, кл. Н 04 1 11/00, 1985.,(54) УСТРОЙСТВО ДЛЯ KOHTPOJIH КАЧЕСТВА

ЦИФРОВОГО СИГНАЛА (57) Изобретение относится к электросвязи. Цель изобретения - повышение точности контроля путем учета влияния зоны неопределенности и нестабильности порога второго порогового блока, Устр-во содержит усилитель, два пороговых блока, сумматор по модулю два

Изобретение относится к электросвязи, может быть использовано для контроля амплитуды, действующего значения шумов и оценки вероятности ошибок цифрового сигнала в тракте цифрового регенератора и является усовершенствованием изобретения по авт. св. Р 1332548.

Цель изобретения — повышение точности контроля путем учета влияния зоны неопределенности и нестабильности порога второго порогового блока.

На чертеже представлена структурная электрическая схема устройства для контроля качества цифрового сигнала.

„.SU„„)5Q 5 1 А2 ш 4 Н 04 L 11/00 //Н 04 Ь 11/08

D-триггер, элемент И, счетчик импуль= сов, выделитель тактовой частоты, блок сопряжения, вычислительный блок, блок индикации, Для достижения цели выход у-ля подключен к первому входу пороговых блоков через введенный элемент с коммутируемым коэффициентом передачи. Вероятность псевдоошибок на выходе сумматора стремится в процессе переходного процесса к постоянному уровню, что достигается автоматическим изменением указанного неоптимального порога в процесса работы устр-ва, По величине отношения сйгнал/шум путем обращения распределения смеси сигнала с шумом (например, нормального распределения) м.б. вычислена вероятность ошибок при передаче информационных сигналов. Указанные результаты измерений отображаются С.. на блоке индикации. 1 ил.

Устройство содержит усилитель элемент 2 с коммутируемым коэффициентом передачи, первый 3, второй 4 пороговые блоки, сумматор 5 по модулю два, D-триггер 6, элемент И 7, счетчик 8.импульсов, выделитель 9 тактовой частоты, блок !О сопряжения, вычислительный блок 11, блок 12 индикации.

Блок 10 сопряжения содержит блок

13 управления цифровыми приборами, первый блок 14 цифроаналогового преобразования, второй блок 15 цифроаналогового преобразования, магистральный расширитель 16 интерфейса, дву1506571 направленнь|й канал 17 типа общая шина.

Блок 13 управления цифровыми приборами содержит блок 18 управления блок 19 задержки, выполненный в виде RC-фильтра нижних частот, Вход

20 блока 19 задержки подключен к пусковому выходу блока 18 управления, а выход 21 блока 19 задержки соеди- 10 нен с пусковым входом блока 18 управления.

Первый блок 14 цифроаналогового преобразования содержит первый 22, второй 23 цифроаналоговые преобразо- 15 ватели, блок 24 коммутации и управления, фильтр 25 нижних частот, который содержит три резистора 26-28, конденсатор 29, причем первые полюсы всех трех резисторов и конденсатора 20 соединены с выходом 30 фильтра, вторые полюсы резисторов 26 и 28 являются входами 31 и 32 фильтра, а вторые полюсы резистора 27 и конденсатора

29 соединены с общей клеммой 33. 25

Второй блок 15 цифроаналогового преобразования содержит блок 34 управления, цифроаналоговый преобразователь 35, фильтр 36 нижних частот, выход 37 которого соединен с выходом 30 второго блока 15 цифроаналогового преобразования. В качестве фильтра

36 нижних частот используется RCфильтр нижних частот.

Устройство работает следующим об- 35 разом.

Цифровой бинарный сигнал, несущий информацию, поступает на вход усилителя 1 с коэффициентом усиления, управляемым напряжением, поступающим 40 с выхода 37 фильтра 36 нижних частот, подключенного своим входом к выходу цифроаналогового преобразователя 35, На выходе усилителя 1 благодаря управляющему напряжению поддерживается

45 определенное значение амплитуды сигнала, необходимого для работы первого

3 и второго 4 пороговых блоков, На второй вход первого порогового блока

3 поступает напряжение, соответствующее оптимальному значению порога, 50 обеспечивающему минимальную вероятность ошибки «а выходе, На второй вход второго порогового блока 4 поступает напряжение порога с выхода 30 фильтра 25 нижних частот первого блока

14 цифроаналогового преобразования, Сигналы с выходов первого и второго пороговых блоков поступают »а входы сумматора 5 по модулю два, на выходе которого образуются импульсы псевдоошибок, возникающие в те моменты времени, когда напряжение на выходе усилителя с коммутируемым коэффициентом усиления находится между оптимальным напряжением порога, поступающим на второй вход порогового блока 3, и неоптимальным напряжением порога, поступающим на второй вход второго порогового блока 4, Вероятность псевдоошибок на выходе сумматора 5 по модулю два стремится в процессе переходного процесса к постоянному уровню, что достигается автоматическим изменением укаэанного неоптимального порога в процессе работы устройства °

Сигнал с выхода усилителя 1 поступает также на выделитель 9 тактовой частоты, который выделяет иэ сигнала напряжение тактовой частоты. D-триггер 6 привязывает импульсы псевдоошибок к фазе напряжения тактовой частоты, что обеспечивает выполнение фазовых соотношений при стробировании импульсов псевдоошибок напряжением тактовой частоты в элементе И 7, позволяя разделять пачки импульсов псевдоошибок на отдельные импульсы длительностью полпериода тактовой частоты, подсчитываемые в дальнейшем счетчиком 8 импульсов.

В процессе первого цикла работы на выходе 30 фильтра 25 нижних частот первого блока 14 цифроаналогового преобразования формируется пороговое напряжение ЬП,, поступающее ыа вто(а) рой вход второго порогового блока 4.

При этом частость импульсов псевдоошибок устанавливается в процессе переходного процесса на уровне р оо, 1 равном, например, О, 1, В процессе второго цикла работы устройства на выходе 30 фильтра 25 формируется пороговое напряжение (Ы

Ь U, также поступающее на второй вход второго порогового блока 4, При этом частость импульсов псевдоошибок устанавливается в ходе переходного процесса на уровне рор р „,Наприоар Ор, ° мер, р „ может быть равным 0,01.

В процессе третьего цикла работы устройства на выходе 30 фильтра 25 формируется пороговое напряжение

6U<, также поступающее на вход второго порогового блока 4. При этом частость импульсов псевдоошибок устанавливается в ходе переходного про"

15065 песса на одном иэ уровней р „ или оП < рр„,, а коэ<рфициент передачи элемента 2 предварительно устанавливается неравным единице (К 1) при помощи бинарного управляющего сигнала, пос5 тупающего из вычислительного блока

11 на выход управления блока 10 сопряжения через магистральный расшири» тель 16, двунаправленный канал 17 10 и блок 18 управления, а коэффициент усиления усилителя 1 сохраняется таким же, каким он был при первых двух циклах измерения.

Вычислительный блок 11 на основании полученных значений d U <, Д U, (а) < e<

d U вычисляет неизвестные измеряемые величины — амплитуду сигнала U, действующее значение помех 6, неопределенность (нестабильность) порогового уровня второго порогового блока 4

ДБ, а также отношение сигнал/помеха

0 /(. Кроме того, по величине отношения сигнал/щум путем обращения распределения смеси сигнала с шумом (например, нормального распределения) может быть вычислена вероятность ошибок при передаче информационных сигналов. Указанные результаты измерений отображаются на блоке 12 индикации.

В дальнейшем по мере прогрева аппаратуры величина d U может стабилизироваться, Тогда для ускорения измерений можно будет периодически выпол- . нять первые два цикла измерений. Измеренные величины при этом связаны системой уравнений, в которой параметр dU известен на основании предыдущих измерений, состоящих иэ трех циклов. Вычислительный блок 11 на ос- 40 новании измеренных величин d U< ((3 < и ранее полученной величины dU (61 вычисляет измеряемые величины — амплитуду сигнала Б, действующее значение шумов и помех Q отношение сиг- 45 нал/помеха U /(j и вероятность ошибок при передаче информационных сигналов, Если измеренное значение амплитуды

mrнала Ue,, соответствУющее Регули- 50 о р1 ющему напряжению Uqp>, не находится в оптимальном диапазоне, необходимом для работы пороговых блоков 3 и 4, то вычислительный блок 11 производит вычисление регулирующего напряжения U<«<>, необходимого для обеспечения требуемого значения амплитуды сигнала U на первых входах пороговых блоков 3 и 4, Это вычисление про71 ь изводится на основании известной формы характеристики АРУ.

Кр где К вЂ” коэффициент усиления усилителя 1, а также известных текущей и требуемой амплитуд сигнала U н U путем решения уравнения

<" т < <т <р"р ц "РЧт )

< < о

Код напряжения 0„р<, иэ канала т ввода-вывода вычислительного блока

11 поступает ереэ магистральный рас" ширитель 16, двунаправленный канал

17, блок 34 управления, цифроаналоговый преобразователь 35 и фильтр 36 нижних частот на выход 37 фильтра 36, являющийся аналоговь<м выходом второго блока 15 цифроаналогового преобразования, и далее на вход управления коэффициентом усиления усилителя 1.

Рассматривается процесс формирования пороговых напряжений Q U,, b.г (с<1 0161

f и d U> в предлагаемом устройстве, Вычислительный блок 11 через магистральный расширитель 16, двунаправленный канал 17, общую шину И блок

18 управления передает сигнал сброса счетчика 8, На первый и второй цифроаналоговые преобразователи 14 и 15 через магистральный расширитель 16, двунаправленный канал 17, блок 24 коммутации и управления поступает из вычислительного блока 11 первоначально код нулевого напряжения, приводящий к подаче на второй вход второго порогового блока 4 нулевого порогового напряжения. B регистре состояния блока 18 управления вычислительный блок 11 устанавливает раэрешающий потенциал, поступающий на выход paspeшения счета блока 10 сопряжения. Этот потенциал через элемент И 7 разрешает счетчику 8 подсчет импульсов псевдоошибок, Вычислительный блок 11 в течение ряда временных дискретов осуществляет ввод в оперативную память количества импульсов со счетчика 8»

При этом одновременно производится в каждом временном дискрете вычитание. из содержимого счетчика 8 числа, соответствующего числч импульсов с опорной частостью Р „., i1,2, котоI рые могли бы появиться в течение временного дискрета и суммирование полученных разностей в оперативной памяти вычислительного блока 11, а также передача в первый блок 14 циф1506571 роаналогового преобразования полученной суммы. Код этой суммы поступает из вычислительного блока 11 через магистральный расширитель 16, двунаправленный канал 17, блок коммутации и управления на первый и второй цифроаналоговые преобразователи 22 и 23, Напряжения, полученные на выходах 31 и 32 цифроаналоговых преобразователей 1

22 и 23 суммируются с соответствующи-. ми весами в фильтре 25 нижних частот, где одновременно благодаря наличию конденсатора 29 производится сглаживание коммутационных помех цифроаналоговых преобразователей 22 и 23, Суммирование с весами напряжений от цифроаналоговых преобразователей 22 и 23.обеспечивает уменьшение дискретности напряжения на выходе 30 и, следовательно, увеличение точности измерений по сравнению со случаем использования одного цифроаналогового преобразователя, имеющего недостаточное число разрядов преобразуемого 25 кода (в данном примере осуществления. это число разрядов равно 10). По мере увеличения количества временных дискретов напряжение hU (или Д Б (о) В1

1 а также ДБ ) на в" ходе 30 стремится к установившемуся значению. Время переходного процесса при различных параметрах устройства может быть вычислено на основании его зависимостей от параметров устройства, Кроме того, может быть использован программный принцип установления момента завершения переходного процесса по уменьшению разности приращений напряжений

ЬБ (или ДБ, а также 6U ) до ми(о) в)

I нимальной заданной величины, например, 10 части от достигнутого значения, Поэтому после установления напряжений ДБ,, ДБ, 5U<., эквива<а1 (Bl лентные им двоичные коды могут быть запомнены и использованы для вычисления измеряемых параметров.

Величины б Б 1, ДU Bl, 6U определяются соответственно значениями опорных вероятностей Р „, Pon а о, точность их:измерения — коэффициентами преобразования цифроаналоговых преобразователей 22 и 23 (фактически максимальным количеством импульсов псевдоошибок, накапливаемых в оперативной памяти устройства в течение цикла измерения), Ф о р м у л а изобретения

Устройство для контроля качества цифрового сигнала по авт, св, N 1332548, о т л и ч а ю щ е е с я тем, что, с целью повышения точности контроля путем учета влияния зоны неопределенности и нестабильности порога второго порогового блока, выход усилителя подключен к первым входам первого и второго пороговых блоков через введенный элемент с коммутируемым коэффициентом передачи, управляющий вход которого соединен с соответствующим выходом блока управления. !

1506571

Составитель А.Сеселкин

Редактор Г.Гербер Техред М,Ходанич Корректор М.Пожо

Заказ 5448/56 Тира к 626 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101