Двухканальное устройство для акустико-эмиссионного контроля

Двухканальное устройство для акустико-эмиссионного контроля

Иллюстрации

Показать все

Реферат

 

Изобретение относится к неразрушающему контролю и может быть использовано для контроля развивающихся дефектов и определения их координат. Целью изобретения является повышение достоверности контроля за счет расширения динамического диапазона регистрируемых сигналов с автоматическим выбором начального порогового уровня регистрации и автоматическим анализом регистрируемой информации. Автоматический выбор начального порогового уровня регистрации сигнала акустической эмиссии (АЭ) в сочетании с продлевающейся блокировкой позволяет более чем на порядок расширить динамический диапазон интенсивности регистрируемых сигналов и осуществлять контроль при быстропротекающем процессе разрушения материала, а также обеспечить работоспособность устройства при увеличении уровня шума. Блок контроля привязки к фронту позволяет визуально определять разность времен прихода и координату источника АЭ при малой интенсивности сигналов, контролировать правильность работы всего устройства. Автоматическое формирование сигнала при превышении заданного числа импульсов АЭ позволяет на порядок и более сократить время анализа оператором накопленной АЭ информации и исключить возможные ошибки, повысив тем самым достоверность контроля. Автоматический анализ информации имеет особое значение при регистрации сигналов большой интенсивности, например, на конечных стадиях разрушения материала. 3 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

Ы1 4 G 01 N 29/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н AВтсгСКОьгК СвиДЕТЕЛьСтвМ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР! (21) 4396259/25-28 (22) 24. 03. 88 (46) 15.09,89. Бюл, 9 34 (72) A.È.Косарев, С,А.Манжай, С.А.Тарараксин и И.А.Тутнов (53) 620.179.16(088.8) (56) Авторское свидетельство СССР

N 859913, кл. С 01 N 29/04, 1981.

Авторское свидетельство СССР

Р 1378574, кл. G 01 N 29/04, 1986. (54) ДВУХКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ

АКУСТИКО-ЭИИССИОННОРЭ КОНТРОЛЯ (57) Изобретение относится к неразрушающему контролю и может быть использовано для контроля развивающихся дефектов и определения их координат. Целью изобретения является повышение достоверности контроля эа . счет расширения динамического диапазона регистрируемых сигналов с автоматическим выбором начального порогового уровня регистрации и автоматическим анализом регистрируемой информации. Автоматический выбор начального порогового уровня регистрации сигнала акустической эмиссии

Изобретение относится к-неразрушающему контролю и может быть использовано для контроля развивающихся дефектов и определения их координат.

Целью изобретения является повышение достоверности контроля за счет расширения динамического диапазона регистрируемых сигналов с автоматическим выбором начального порогового

I уровня регистрации и автоматичес„„SU„„1508140 А 1

2 (АЭ ) в сочетании с продлевающейся блокировкой позволяет более чем на порядок расширить динамический диапазон интенсивности регистрируемых сигналов и осуществлять контроль при быстропротекающем процессе разрушения материала, а также обеспечить работоспособность устройства при увеличении уровня шума. Блок контроля привязки к фронту позволяет визуально определять разность времен прихода и координату источника АЭ при малой интенсивности сигналов, контролировать правильность работы всего устройства. Автоматическое формирование сигнала при превышении заданного числа импульсов АЭ позволяет на порядок и более сократить время анализа оператором накопленной АЭ информации и исключить возможные ошибки, повысив тем самым достоверность контроля. Автоматический анализ информации имеет особое значение при регистрации сигналов большой интенсивности, например, на конечных стадиях разрушения материала, 3 э,п. ф-лы, 3 ил, ким анализом регистрируемой информации .

На фиг. 1 представлена структурная схема устройства; на фиг. 2 пример выполнения блока контроля привязки; на фиг. 3 — пример выполнения блока сброса регистра, Двухканальное устройство состоит из первого и второго каналов 1 и 2 приема, каждый из которых состоит

3 150814 из последовательно соединенных преобразователя 3, предварительного усилителя 4, первой группы компараторов

5, первой группы триггеров 6, первой группы формирователей 7 импульсов, первой схемы 8 ИЛИ и первого запоминающего блока 9, последовательно соединенных блока 10 вычитания, коммутатора 11, второго запоминающего блока 12 и первого сумматора 13, выход которого соединен с вторым входом второго запоминающего блока 12, блока 14 кода единицы, соединенного со вторым входом первого сумматора 13, 15 счетчика 15 адреса, соединенного со второй группой входов коммутатора

11, шифратора 16 амплитуды, выход которого сбединен с первой группой входов коммутатора 11, а вход — с выходами первой группы триггеров 6 каналов 1 и 2 приема, последовательно соединенных генератора 17 и счетчика 18 меток, выход которого соединен с входами первых запоминающих блоков 9 каналов приема 1 и 2, блока

19 логической единицы, соединенного с

D-входами триггеров 6 первой группы, блока 20 пороговых уровней, выходы которого соединены со вторыми входа- 30 ми первой группы компараторов 5, второй вход блока 10 вычитания соединен с выходом первого запоминающего блока 9 второго канала приема, последовательно соединенных в каждом канале 1 и 2 приема основного усилителя

21, второй группы компараторов 22, второй группы триггеров 23, второй группы формирователей 24 импульсов, выходами соединенных с второй группой 4р входов первой схемы 8 ИЛИ, выход бло- ка 19 логической единицы соединен с

D-входами триггеров 23,второй группы, выходы которых соединены с входами шифратора 16 амплитуды, блоков 25 и

26 выбора начального порогового уровня каналов 1 и 2 приема, каждый из которых состоит из последовательно соединенных второй схемы 27 ИЛИ, первый и второй входы второй схемы 27

ИЛИ первого блока выбора начального порогового уровня соединены с выходами компараторов старшего разряда первого и второго каналов приема, а второго блока выбора — с выходами компараторов младшего разряда пер— вого и второго каналов приема, счетчика 28 времени блокировки первого триггера 29,. интегратора 30, пер0 4 вого компаратора 31 и первой схемы

32 ИЛИ-НЕ, блока 33 опорного напряжения, соединенного со вторым входом первого компаратора 31, второй вход первой схемы 32 ИЛИ-НЕ соединен с инверсным выходом первого триггера

29, а выход второй схемы 27 ИЛИ соединен с S-входом первого триггера

29, выходы первого компаратора 31 первого и второго блоков 25 и 26 выбора начального порогового уровня соединены со вторыми входами формирователей импульсов старшего и младшего разрядов, соответственно первого и второго каналов 1 и 2 приема, последовательно соединенных второй схемы 34 ИЛИ-НЕ, первый и второй входы которой соединены соответственно с выходами второй схемы 34 ИЛИ-НЕ блоков выбора начального порогового уровня, и второго триггера 35, выход которого соединен с третьими входами компараторов групп каналов приема, блока 36 контроля привязки к фронту в каждом из каналов приема, вход которого соединен с выходом первой схе- мы 8 ИЛИ, блока 37 регистратора, первый и второй входы которого соединены с выходами блока 36 контроля привязки к фронту каналов 1 и 2 приема, вход S второго триггера 35 соединен с выходом переполнения счетчика 18 меток, делителя 38 частоты, включенного между выходом генератора

17 меток и вторым входом счетчика 18 меток, последовательно соединенных генератора 39 импульсов, счетчика

40, второй схемы 41 ИЛИ, регистра

42, второго сумматора 43, блока 44 сравнения и блока 45 индикатора, блока 46 кода контрольного числа, соединенного со вторым входом блока 44 сравнения, второй вход блока 45 индикатора соединен с выходом второй схемы 41 ИЛИ, второй вход второго сумматора 43 соединен с выходом второго запоминающего блока 12, последовательно соединенных схемы 47 И, вход которой соединен с выходом счетчика 15 адреса и третьего триггера

48, выход которого соединен со вто рым входом второй схемы 41 ИЛИ, блока 49 сброса, включенного между вторым входом регистра 42 и выходом счетчиа 15 адреса, вход регистра 42 соединен с выходом второго сумматора 43, таймера 50, выход которого соединен с С-входом третьего триггера 48, по-

1508140

45

55 следовательно соединенных третьей схемы 51 ИЛИ, первый и второй входы которой соединены с выходом первой схемы 8 ИЛИ первого и второго каналов приема 1 и 2, и четвертого триггера 52, выход которого соединен с вторым входом счетчика

18 меток и третьим входом блока 37 регистратора, последовательно соединенных пятого триггера 53, С-вход которого соединен с вторым выходом счетчика 40, третьим входом второй схемы 41 ИЛЙ,входом коммутатора 11 и вторым входом блока 49 сброса, и второй схемы 54 И, второй и третий входы которой соединены с перным и вторым выходами счетчика 40„ а четвертый вход соединен с выходом генератора 39 импульсов и четвертым входом второй схемы 41 IIIIH, второй выход переполнения счетчика 18 меток соединен с S-входом пятого триггера 53 и Свходом четвертого триггера 52, блока

55 логического нуля, соединенного с

D-входами первого триггера 29 первого и второго блоков 25 и 26 выбора начального порогового уровня, D-входами второго, третьего, четвертого и пятого триггеров 35, 48, 52, 53, выход второй схемы И соединен с третьим входом второго запоминающего блока

12 и R-входами триггеров 6, 23, первой и второй групп каналов 1 и 2 приема, вход с -.åò÷èêà 15 адреса соединен с выходом второй схемы 41 ИЛИ, а третий вход блока 49 сброса — с первым входом второй схемы 41 ИПИ, Блок 36 контроля привязью к фронту каждого канала выполнен иэ последовательно соединенных однонибратора

56, повторителя 57 напряжения и конденсатора 58, первый вывод конденсатора 58 заземлен, а второй соединен с выходом одновибратора 56, Блок

49 сброса состоит из последовательно соединенных схемы 59 И-НЕ, вход которой является первым входом блока 49 сброса, и третьей схемы 60 ИЛИНЕ, второй и третий входы которой являются вторым и третьим входами блока 49 сброса, а выход — выходом блока 49 сброса. Число входов схемы

60 И-HE равно числу выходов шифратора 16 амплитуды, которые соединены с младшими разрядами выхода счетчика

15 адреса.

Двухканальное устройство работает следующим образом, Преобразователи 3 каналов 1 и 2 приема, установленные на контролируемом объекте, принимают сигналы акустической эмиссии (АЭ) и преобразуют их н электрические. В каждом канале 1 и 2 приема сигнал усиливается далее предварительным усилителем

4, основным усилителем 21 и поступает соответственно на первые входы групп компараторов 5 и 22, Значения соседних пороговых уровней срабатывания компараторов 5, 22 отличаются в одинаковое количество раэ определяемое необходимой дискретностью измерения амплитуды АЭ импульса. Коэффициент передачи основного усилителя 21 должен быть равен произведению дискретности измерения амплитуды на число компараторов в группе 5. Минимальный пороговый уровень несколько превышает уровень шумов и помех. В том иэ каналов 1 и 2 приема, в котором раньше, чем н другом, будет принят сигнал АЭ с амплитудой, превышающей минимальный пороговый уровень, сработает первый компаратор группы 22, По переднему фронту выработанного комларатором импульса на выходе первого триггера группы 23 установится сигнал логической единицы. Строб-импульс, выработанный перным формирователем 24 импульсов группы 23, через схемы 8, 51 ИЛИ поступает íà S-вход четвертого триггера 52. Установленный на выходе триггера 52 высокий потенциал разрешает работу счетчику 18 меток времени. При увеличении амплитуды сигнала А3 начинают срабатывать ос- тальные компараторы группы 22, а затем и группы 5, устанавливая на выходах соответствующих триггеров групп

23, б потенциалы логической единицы. Выр абатываемые формирователями импульсов групп 24, 7 строб-импульсы поступают на управляющий вход первого запоминающего блока 9, Значение кода времени, подаваемого с выхода счетчика 18 меток времени и соответветствующего моменту срабатынания того или иного компаратора, фиксируется в первом запоминающем блоке 9 при поступлении каждого строб-импул ьса.

Первый запоминающий блок 9 может быть выполнен из двух последовательно соединенных регистров таким образом, что код иа его выходе соот1508140

5 l0

25

55 ветствует коду, записанному предпоследнимм.

Блок 10 вычитания постоянно вычи- сляет разность времен прихода (РВП) для кодов, записанных предпоследними, т.е. для определения разности времен прихода используются моменты времени пересечения сигналами уровней, соседних с максимальными из числа уровней, превышенных сигналами АЭ, Разность времен прихода соответствует линейной координате зоны объекта, где действует источник АЭ, Шифратор 16 амплитуды вычисляет амплитуду импульса АЭ. По прошествии определенного времени, за которое акустические волны должны достичь преобразователей 3 обоих каналов

1 и 2 приема, импульс с выхода переполнения счетчика 18 меток времени, во-первых, устанавливает на выходе второго триггера 35 потенциал логической единицы, который блокирует работу группы компараторов 5 каналов

1 и 2 приема, во-вторых, сбрасывает четвертый триггер 52, а следовательно, счетчик 1 8 меток времени в исходное состояние, в-третьих, устанавливает ка выходе пятого триггера 53 высокий потенциал, необходимый для регистрации информации об импульсе

АЭ вторым запоминающим блоком 12.

Цикл работы второго запоминающего блока 12 разбит на два временных интервала, которые задаются с помощью с генератора 39 импульсов и счетчика

40 импульсов, Сигналы на выходах генератора 39 импульсов, счетчика 40 импульсов и пятого триггера 53 .дешифрируются второй схемой 54.И. Сформированный импульс поступаеТ на управляющий вход второго запоминающего блока 12. В первом интервале коммутатор соединяет выходы шифратора 16 амплитуды и блока 10 вычитания с адресным входом второго запоминающего блока 12, причем мпадшие разряды адресного слова содержат информацию об амплитуде АЭ импульса,.а старшие разряды — о его местонахождении.

Содержимое каждой ячейки второго запоминающего блока 12 соответствует числу импульсов А"-, зарегистрированных в данной зоне и имеющих одинаковую амплитуду. Сумматор 13 увеличивает число уже зарегистрированных импульсов АЭ на единицу с помощью блока 14 кода единицы, и по импульсу, поступающему на управляющий вход второго запоминающего блока 12 с выхода второй схемы 54 И, полученная сумма записывается в ячейку второго з.апоминающего блока 12. По отрицательному фронту управляющего импульса триггеры групп 6 и 23 каналов приема 1 и 2 устанавливаются в исходное состояние.

По мере того, как сигнал АЭ становится меньше пороговых уровней, выходы соответствуюших пар компараторов 22 групп каналов 1 и 2 приема устанавливаются в исходное состояние, вторые схемы 27 ИЛИ переводят счетчики 28 времени блокировки блоков 25 и 26 выбора начального порогового уровня в счетный режим. Интервал времени блокировки после затуха- ния сигнала АЭ измерительных каналов

1 и 2 приема необходим для того, чтобы отфильтровать, например, отраженные сигналы АЭ, повысив тем самым достоверность контроля, Величина интервала времени блокировки определяется конкретной конфигурацией объекта контроля и задается с помощью делителя 38 частоты и счетчиков 28 времени блокировки. По окончании ин- тервала времени блокировки импульсы с выходов переполнения счетчиков.28 устанавливают на инверсных выходах триггеров 29 потенциалы логических единиц. Вторая схема 34 ИЛИ-НЕ вырабатывает импульс, по которому второй триггер 35 разблокирует компараторы групп 22 каналов 1 и 2 приема, Измерительная часть устройства готова к регистрации следующего сигнала

АЭ, При увеличении интенсивности сигналов АЭ, например, на конечных стадиях разрушения образца или повышении уровня шума при определенных условиях может значительно уменьшиться достоверность контроля из-за неправильного определения РВП, повысить которую можно путем автоматического выбора начального порогового уровня, Увеличение интенсивности импульсов

АЭ приводит к постепенному нарастанию сигнала на выхоце интегратора 30.

При достижении этим сигналом величины опорного напряжения компаратор 31 сработает, Логическая единица на его выходе, во-первых, запретит соответствующему формирователю 24 импуль сов вырабатывать строб для первого

08140

35

9

15 запоминающего блока 9,и, во-вторых, установит на выходе первой схемы 32

ИЛИ-НЕ .потенциал логического нуля, тем самым автоматически увеличивая начальный. порог срабатывания всего устройства. Работа остальных блоков

25 и 26 аналогична, Автоматический выбор начального уровня позволяет устройству адаптироваться к увеличению не только интенсивности сигналов АЭ, но и к повышению уровня шумов.

Наблюдение эа динамикой развития дефекта дает информацию о стадии разрушения материала, Поэтому для повышения достоверности контроля необходимо производить периодический анализ накопленной АЭ информации.

Таймер 50 через заданные интервалы времени устанавливает на выходе третьего триггера 48 высокий потенциал, который разрешает второй схеме 41 ИЛИ вырабатывать управляющие сигналы для счетчика 15 адреса, регистра 42 и блока 45 индикатора, Коммутатор 11 при низком потенциале на выходе счетчика 40 (второй интервал времени) соединяет выход счетчика

15 адреса с адресным входом второго запоминающего блока 12. Код числа импульсов АЗ по отрицательному фрон-,. ту, импульса на выходе схемы 41 ИЛИ записывается в регистр 42,по положительному фронту этого импульса выходной код счетчика 15 адреса увеличивается на еди-, ницу, Сумматор 43 вычисляет сумму кодов числа импульсов АЭ, записанных в уже опрошенных ячейках второго за" поминающего блока 12, и кода числа импульсов АЭ в ячейке, определяемой текущим кодом счетчика 15 адреса.

Блок 44 сравнения определяет соотношение между текущей суммой импульсов

АЭ и заданным контрольным числом.

При превышении первого числа над вторым блок 45 индикатора вырабатывает сигнал, предупреждающий о том, что сумма зарегистрированных импульсов превысила допустимую вели п ну. После того, .как все ячейки будут опрошены, блок 49 сброса выработает сигнал, который обнулит содержимое регистра 42, и через интервал времени, задаваемый с помощью таймера 50, анализ накопленной информации повто- рит ся.

При определенных конфигурациях контролируемого объекта целесообраэно контролировать. число импульсов

АЭ для каждой эоны объекта. Это становится возможным, если вход схемы

59 И-НЕ блока 49 соединить только с младшими разрядами выходного кода счетчика 15 адреса, в которых зашифрована амплитуда импульса АЭ. В этом случае в регистре 42 будет накапливаться информация о числе импульсов

АЭ для каждой зоны контролируемого объекта в отдельности.

Контроль разности времен прихода осуществляется с помощью блоков 36 контроля привязки канапов 1 и 2 при" ема и блока 37 регистратора, в качестве которого можно испольэовать запоминающий осциллограф. В моменты превышения сигналом АЗ пороговых уровней одновибратор 56 вырабатывает строб-импульсы, которые заряжают конденсатор 58. Разряд происходит через большое входное сопротивление повторителя 57. Таким образом, на выходе повторителя 57 можно наблюдать фронт сигнала АЭ. По переднему фронту импульса на выходе четвертого триггера 52, поступающего на вход запуска блока 37 регистратора, начинается регистрация сигналов с выходов повторителей 57, Дальнейшее воспроизведение на экране блока 37 регистратора зарегистрированных сигналов позволяет визуально контролировать величину разности времен прихода.

Использование двухканального устройства позволяет более чем на порядок расширить динамический диапазон интенсивности регистрируемых сигналов и осуществлять контроль при быстропротекающем процессе разрушения материала. Автоматическое формирование сигнала при превышении числа накоппенных импульсов заданного позволяет сократить время анализа накопленной информации.

Формула изобретения

1. Двухканальное устройство для акустико-эмиссионного контроля, содержащее первый и второй каналы приема, каждый из которых состоит из последовательно соединенных преобра55 зователя, предварительного усилителя, первой группы компараторов, . первой группы триггеров, первой группы формирователей импульсов, первой схемы ИЛИ и первого запоминающего

11 1508140 12 блока, последовательно соединенные выходы первого компаратора блоков Bbl блок вычитания, коммутатор, второй бора начального порогового уровня запоминающий блок и первый сумматор, соединены с вторыми входами формировыход которого соединен с вторым вхо- вателей импульсов старшего и младше5

I дом второго запоминающего блока, .го разрядов с ответственно первого и блок кода единицы, соединенный с вто- . второго каналов приема, последоварым входом первого сумматора, счетчик тельно соединенными второй схемой адреса, соединенный с второй группой ИЛИ-НЕ, первый и второй входы котовходов коммутатора, шифратор ампли- 10 рой соединены соответственно с выхотуды, выход которого соединен с пер- дами схем ИЛИ-НЕ блоков выбора навой группой входов коммутатора, а чального порогового уровня, и втовход — с выходом первой группы триг- рым триггером, выход которого соедин геров каналов приема, последовательно- нен с третьими входами компараторов но соединенные генератор и счетчик 15 групп каналов приема, блоком контрометок, выход которого соединен с вхо- ля привязки к фронту в каждом канале дами первых запоминающих блоков ка- приема, вход которого соединен с выналов приема, блок логической единицы, ходом первой схемы ИЛИ, блоком ресоединенный с D-входами триггеров пер- гистратора, первый и второй входы ковой группы, блок пороговых уровней, 20 торого соединены с выходами блока выходы которого соединены с вторыми контроля привязки к фронту каналов входами первой группы компараторов, приема, S-вход второго триггера соевторой вход блока вычитания соединен динен с выходом переполнения счетчис выходом первого запоминающего бло- ка меток, делителем частоты, включенка второго канала приема, о т л и†25 ным между выходом генератора меток ч а ю щ е е с я тем, что, с целью и вторым входом счетчика меток, поповышения достоверности контроля, следовательно соединенными генератооно снабжено в каждом канале приема ром импульсов, счетчиком, второй схепоследовательно соединенными основ- мой ИЛИ, регистрс м, вторым сумматоньп ; Усилителем, втоРой гРУппой ком- 0 ром, блоком сравйения и блоком индипараторов, второй группой триггеров, катора, блоком кода контрольного чисвторой группой формирователей импуль- ла, соединенным с вторым входом блосов, выходами соединенными с второй . ка сравнения, второй вход блока ингруппой входов первой схемы ИЛИ, вы- дикатора соединен с выходом второй ход блока логической единицы соеди- схемы ИЛИ, второй вход второго сум35 нен с D-входами триггеров второй матора соединен с выходом второго загруппы, выходы которых соединены с поминающего блока, последовательно входами шифратора амплитуды, первым соединенными схемой И, вход которой и вторым блоками выбора начального соединен с выходом счетчика адреса, порогового уровня первого .и -второго 4О и третьим триггером, выход которого каналов приема, каждый из которых .. соединен с вторым входом второй схесостоит из последовательно соединен- мы HJIH, блоком сброса, включенным ных второй схемы ИЛИ, первый и .второй между вторым входом регистра и выхо-

1 входы второй схемы ИЛИ первого бло- дом счетчика адреса, вход регистра ка выбора начального порогового 45 соединен с выходом второго сумматора, уровня подсоединены к выходам компа- таймером, выход которого соединен с раторов старшего разряда первого и С-входом третьего триггера, послевторого каналов приема, а второго довательно соединенными третьей схеблока выбора — к выходам компарато- мой ИЛИ, первый и второй входы которов младшего разряда каналов приема, щ рой соединены с выходом первой счетчика времени блокировки первого схемы ИЛИ каналов приема, и четвертриrrepа, интегратора, первîro ком- тым триггером, выход которого соедипаратора и первой схемы ИЛИ-НЕ, бло- нен с вторым входом счетчика меток и ка опорного напряжения, соединенно- третьим входом блока регистратора, го с вторым входом первого компарато- 55 последовательно соединенными пятым ра, второй вход первой схема ИЛИ-НЕ триггером, С-вход которого соединен соединен с инверсным выходом первого с вторым выходом счетчика, третьим

Триггера, а выход второй схемы ИЛИ ° входом второй схемы ИЛИ, входом комсоединен с S-входом первого триггера, мутатора и вторым входом блока сбро13 150 .са, и второй схемой И, второй и тре тий взводы которой соединены с первым и вторым выходами счетчика, а четвертый вход соединен с выходом генератора импульсов и четвертым входом второй схемы ИЛИ, второй выход переполнения счетчика меток соединен с

S-входом пятого триггера и С-входом четвертого триггера, блоком логического нуля, соединенным с D-входом первых триггеров блоков выбора начального порогового уровня, D-входом второго, третьего, четвертого и пятого триггеров, выход второй схемы И соединен с третьим входом второго запоминающего блока и R-входами триггеров групп каналов приема, вход счетчика адреса соединен с выходом второй схемы ИЛИ, а третий вход блока сброса — с первым входом второй схемы ИЛИ.

2. Устройство по и, 1, о т л ич а ю щ е е с я тем, что блок кон8140 14 троля привязки к фронту каждого канала выполнен из последовательно соединенных одновибратора и повтори-, теля напряжения и конденсатора, один

5 вывод которого заземтен, а другои соединен с выходом одновибратора, 3. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок сброса регистра выполнен из последователь- но соединенных схемы И вЂ” НЕ, вход которой является первым входом блока сброса, и третьей схемы ИЛИ-НЕ, второй-.и третий входы которой являются вторым и третьим входами блока сброса, а выход — выходом блока сброса.

4, Устройство по пп. 1 и 3, о т20 л и ч а ю щ е е с я тем, что число входов схемы И-НЕ равно числу выходов шифратора амплитуды и они соединены с младшими разрядами выхода счетчика адреса.

1508140

Фиг. 2

Составитель И.Соколов

Техред И.Верес

Корректор М.Шароши

Р ед акт ор Н, Гор в ат

Заказ 5535/47 Тираж 789 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР.

113035, Москва, Ж-35, Рауюская наб., д. 4/5

Производственно-издательский комбинат "Патент", r Ужгород, ул. -Гагарина, 101