Устройство для вычисления модуля комплексного числа

Устройство для вычисления модуля комплексного числа

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и позволяет вычислить приближенное значение модуля комплексного числа в двоично-десятичной системе счисления с контролем. Целью изобретения является расширение области применения за счет обеспечения работы в двоично-десятичной системе счисления. Поставленная цель достигается тем, что устройство для вычисления модуля комплексного числа, содержащее сумматоры 5,8,9, сумматор 10 по модулю три, сумматоры 11 и 12 по модулю два, мультиплексоры 13 и 14 и блок 15 свертки по модулю три, содержит группы сумматоров 6<SB POS="POST">1</SB>, 6<SB POS="POST">2</SB> и 7<SB POS="POST">1</SB>, 7<SB POS="POST">2</SB> с соответствующими связями. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4351581/24-24 (22) 28,12,87 (46) 15,09,89, Бюл, ¹ 34 (71) Одесский политехнический институт (72) А.В.Дрозд, Е.Л.Полин, Ф,С,П1апо, Т.Г,Передерий и E,Í,Íoãèíà (53) 681.3(088,8) (56) Авторское свидетельство СССР № 1361557, кл, G 06 F 11/08, 1986, Авторское свидетельство СССР № 1193662, кл. G 06 F 7/38, 1984. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ МОДУЛЯ КОМПЛЕКСНОГО ЧИСЛА (57) Изобретение относится к вычислительной технике и позволяет вычис„„SU 1508206 А 1 (sg y G 06 F 7/38, ll/08 лить приближенное значение модуля комплексног0 числа в двончно-десятичной системе счисления с контролем, Целью изобретения является расширение области применения за счет обеспечения работы в двоично-десятичной системе счисления, Поставленная цель достигается тем, что устройство для вычисления модуля комплексного числа, содержашее сумматоры 5, 8, 9, сумма,тор 10 по модулю три, сумматоры 11 и

12 по модулю два, мультиплексоры 13 и 14 и блок 15 свертки по модулю- три, содержит группы сумматоров 6,, b и 7,, 7„ с соответствующими связями. 1 ил, 3 1508206

Изобретение относится к вычислительной технике и может быть использовано в арифметических блоках ЭВМ.

Цель изобретения — расширение об5 ласти применения за счет обеспечения работы в двоично-десятичной системе счисления.

Ha чертеже представлена схема устройства для вычисления модуля комп- 10 лексного числа (для М=З).

Устройство содержит вход 1 информационных разрядов действительной части числа устройства, вход 2 информационных разрядов мнимой части числа 15 устройства, вход 3 контрольных разрядов действительной части числа устройства, вход 4-контрольных разрядов мнимой части числа устройства, первый сумматор 5, первую группу сумматоров 6 и 6, вторую группу сумматоров 7, и 7, второй сумматор 8, третий сумматор 9, сумматор 10 по модулю три, первый и второй сумматоры

11 и 12 по модулю два, первый,и второй мультиплексоры 13 и 14, блок 15 свертки по модулю три, информационный выход 16 устройства, контрольный выход 17 устройства и вход 18 нулевого потенциала устройства. 30

Сумматоры 8 и 9 являются двоичнодесятичными.

Устройство работает следующим об разом.

В начальчый момент времени на вхо- 35 дах 1-4 устройства установлены соответственно М-тетрадные значения в двоично-десятичном коде действительной о и мнимой Р составляющих комплексного числа и их контрольные разряды по 40 модулю три К, и К .

На входы разрядов второго слагаемого второго сумматора 8 подается

1:/2 К, (половина действительной составляющей комплексного. числа), Для зто- 45 го на входы первого, второго, третьего и четвертого разрядов M-й (старшей) тетрады второго слагаемого второго сумматора 8 подаются соответственно второй, третий, четвертый разряды входа 1 устройства и потенциал логического нуля с входа 18 устройства, На входы разрядов К-й тетрады второго слагаемого второго сумматора 8 поступают соответственно разряды с выходов К-ro сумматора 6 первой группы, на входы первого, второго и третьего разрядов первого слагаемого

К-ro сумматора 6 первой группы подаются соответственно выходы второго, третьего и четвертого разрядов К-й тетрады входа устройства, на входы первого и третьего разрядов второго слагаемого подается выход первого (младшего) разряда (К+1)-й тетрады входа 1 устройства, на вход четвертого разряда первого слагаемого и входы второго и четвертого разрядов второго слагаемого, а также на входы переноса каждого сумматора первой группы подается потенциал логического нуля с входа 18 устройства, На.входы разрядов второго слагаемого третьего сумматора 9 подается 1/2

Р (половина мнимой составляющей комплексного числа), которую получают аналогично посредством сумматоров 7 группы.

На выходе двоично-десятичного сумматора 8 определяется результат Мl=

= P+1/2оС на выходе двоичного сумматора 9 определяется результат M2=

= oC+1/2 p .

Младший разряд /3 кода /3, не участвующий в образовании числа М2 подается на первый информационный вход второго мультиплексора 14. Младший разряд о4 кода о, не участвовавший в образовании числа Ml подается на второй информационный вход второго мультиплексора 14, При .этом на выходе двоичного сумматора 5 вычисляется сумма кодов о и Р, которая значением. старшего разряда Зн указывает на соотношение ве" личин кодов о и Р ". для Зн=О М ), для Зн=loC < P °. !

На первый и второй информационные входы первого мультиплексора 13 поступают соответственно результаты сложе-, ния М1 и М2, снижаемые с выходов двоично-десятичных сумматоров 8 и 9, б

Первый мультиплексор 13 пропускает на выход результат сложения Ml если

Зн=l, или результат сложения М2 если Зн=О, Таким образом, на выходе 16 устройства, подключенном к выходу первого мультиплексора 13, определяется приближенное значение М.модуля комплексного числа А= о, + M по формуле +1/2Р „ > Р, /+1/2 Ы, М Р где о = /о4/; р =/ы,l, мационных разрядов действительной и мнимой частей числа устройства соединены соответственно с входом первого слагаемого и с инверсным входом второго слагаемого первого сумматора, вход информационных разрядов мнимой части числа устройства соединен с входом первого слагаемого второго сумматора, выход которого соединен с первым информационным входом первого мультиплексора, второй информационный вход которого соединен с выходом третьего сумматора, вход первого слагаемого которого соединен с входом информационных разрядов действительной части числа устройства, информационный и контрольный выходы которого соединены соответственно с выходом первого мультиплексора и с выходом блока свертки по модулю три, входы контрольных разрядов действительной и мнимой частей числа устройства соединены соответственно с входами первого и второго слагаемых сумматора по модулю три, выходы разрядов которого соединены соответственно с входами первых слагаемых первого и второго сумматоров по модулю два, входы вторых слагаемых которых объединены и соединены с управляющими входами первого ч второго мультиплексоров и с выходом знакового разряда перво о сумматора, входы младших информационных разрядов мнимой и действительной частей числа устройства соединены соответственно с первым и вторым информационными входами второго мультипл".ксора, выходы первого и второго мультиплексоров первого и второго сумматоров по модулю два соединены соответственно с входами блока свертки по модулю три, входы первого, второ-. го> третьего и четвертого разрядов

45.M-й (старшей) тетрады втоРого слагае5 1508206

Второй мультиплексор 14 пропус кает на выход младший разряд /З,.если Зн=О, или младший разряд jE если Зн 1, т.е. пропускает на выход младший разряд меньшего из кодов М

5 и f3, На входы первого и второго разря- . дов первого слагаемого сумматора 10 по модулю три поступают соответствующие разряды кода К, а на входы первого и второго разрядов второго слагаемого сумматора 10 по модулю три поступают соответственно второй и первый разряды кода К>,. При этом на выходе сумматора 10 Ьо модулю три образуется код КМ1= (К, -К )шой3.

Разряды кода КИ1 поступают на первые входы соответственно первого и второго сумматоров 11,и 12 по мо- 20 дулю два, вторые входы которых управляются значением разряда Зн, При Зн=О выходы сумматоров 11 и 12 по модулю два принимают значение кода КМ, т,е.

КМ=(-.1) КМ. Полученный код, а так- 25

Эн же коды с выходов мультиплексоров 13 и 14 поступают на входы блока 15 свертки по модулю три, причем на нечетные входы блока 15, имеющие весовые функции "1", поступают нечетные 30 разряды выходного кода первого мультиплексора 13, а также значения с выходов второго мультиплексора 14 и второго сумматора 12 по модулю.два, На четные входы блока 15, имеющие весовые функции "-1", поступают четные разряды выходного кода первого мультиплексора 13 и значение с выхода первого сумматора 11 по модулю два, Таким образом, на входе блока

15 свертки по модулю три, являющего-. ся контрольным выходом 17 устройства, вычисляется число

К=(М + M — (-1) КМ) тпос13.

Результат К на выходе 17 устройства при его правильной работе равен нулю, Значение результата К, отличное от нуля, указывает на неправильное функционирование устройства, Формула изобретения

Устройство для вычисления модуля комплексного числа, содержащее.первый, второй и третий сумматоры, первый и .второй мультиплексоры, первый и второй сумматоры по модулю два, сумматор по модулю три и блок свертки по модулю три, причем входы инфор50

55 мого второго сумматора соединены соответственно с входами второго, третьего, четвертого информационных разрядов М-й тетрады действительной части числа устройства и с входом нулевого потенциала устройства, входы первого, второго> третьего и четвертого разрядов М-й тетрады второго слагаемого третьего сумматора соединены соответственно с входами второго, третьего, четвертого информационных разрядов М-й тетрады мнимой части числа устройства и с входом нулево о потенциала устройства, о т л и ч а ю щ е1508206

Составитель А,Клюев

Техред Л.Олийнык Корректор Н. Борисов а

Редактор А,Огар

Закай 5541/50 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãîðîä, ул. Гагарина, 101 е с я тем, что, с целью расширения области применения за счет обеспечения работы в двоично-десятичной системе счисления, оно содержит первую и вторую группы сумматоров иэ (M-1)

5 сумматоров в каждой группе где М— количество тетрад двоично-десятичного кода действительной или мнимой части комплексного числа, причем входы второго, третьего и четвертого информационных разрядов К-й тетрады действительной части числа устройства соединены соответственно с входами первого, второго, третьего разрядов первого слагаемого К-го.сумматора первой группы (K=1, M-l), вход первого слагаемого младшего информационного разряда (К+1)-й тетрады действительной части числа устройства со-20 соединен.с входами первого и третьего разрядов второго слагаемого К-.го сумматора первой группы, входы второго, третьего и четвертого информационных разрядов К-й тетрады мнимой 25 части числа устройства соединены соответственно с входами первого, второго и третьего разрядов первого слагаемого К-ro сумматора второй группы, вход первого информационного разряда (К+1)-й тетрады мнимой части числа устройства соединен с входами первого и третьего разрядов второго слагаемого К-го сумматора второй группы, вход четвертого разряда первого слагаемого и входы второго и четвертого разрядов второго слагаемого, а также вход переноса каждого сумматора первой и второй групп соединены с входом нулевого потенциала устройства, выходы разрядов К-ro сумматора первой группы соединены с входами соответствующих разрядов К-й тетрады второго слагаемого второго сумматора, выходы разрядов К-го сумматора второй группы соединены с входами соответствующих разрядов К-й тетрады второго слагаемого третьего сумматора, I