Устройство для прогнозирования надежности по результатам ускоренных испытаний

Устройство для прогнозирования надежности по результатам ускоренных испытаний

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и автоматике и может быть использовано для прогнозирования надежности технических объектов по результатам ускоренных испытаний. Цель изобретения - повышение точности устройства. Устройство содержит коррелятор 1, анализатор 2 случайного процесса, блок 3 задания глубины прогноза, блоки 4 и 53 суммирования, ключ 5, блок 6 дифференцирования, блок 7 сравнения, блок 8 вычисления модуля разности, блоки памяти, переключатель 10, распределитель импульсов, генератор тактовых импульсов, буферные регистры, накапливающие сумматоры, коммутаторы, счетчик 19, ассоциативный блок памяти, регистр сдвига, группу 50 буферных регистров, блоки вычитания, блоки умножения, группу 54 блоков умножения, формирователь импульсов 55, преобразователь число-код, блоки деления, квадратор 58, блок извлечения квадратного корня, инвертор и блок возведения в степень. В отличие от прототипа устройство осуществляет прогноз с помощью не неизменной, а учитывающей "старение" функции F<SB POS="POST">и</SB> (X<SB POS="POST">I</SB>)Y<SB POS="POST">и</SB> распределения внешнего воздействия. 4 ил.

C0}03 СОВЕТСНИХ

СООИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (1} 4 С 06 Р 15/46

6"Е".ОЮНИ }}}} : ;.лжи

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОсудАРстВенный КОмитет т}о изоиРетениям и отнРытиям пю гкнт сса (21) 4343640/24-24 (22) 14.12.87 (46) 15.09.89. Бюл. У 34 (72) А.А,Бурба, В.К.Дедков, А.Н.Захаров и Г.В.Воробьев (53) 681.396(088.8) (56) Авторское свидетельство, СССР

}} 559198, кл. G 01 R 31/28., 1975, Авторское свидетельство СССР

}} 759999, кл. G 01 R 31/28, 1978. (54) УСТРОЙСТВО ДЛЯ ПРОГНОЗИРОВАНИЯ

НАДЕЖНОСТИ ПО РЕЗУЛЬТАТАМ УСКОРЕННЫХ

ИСПЫТАНИЙ, (57) Изобретение относится к вычислительной технике и автоматике и может быть использовано для прогнозирования надежности технических объектов по результатам ускоренных испытаний..

Цель изобретения — повышение точности устройства. Устройство содержит коррелятор 1, анализатор 2 случайно1

ÄÄSUÄÄ 1508238 А 1

2 го процесса, блок 3 задания глубины прогноза, блоки 4 и 53 суммирования, ключ S блок 6 дифференцирования, блок

7 сравнения, блок 8 вычисления моду-. ля разности, блоки памяти, переключатель 10, распределитель импульсов, . генератор тактовых импульсов, буферные регистры, накапливающие.сумматоры, коммутаторы, счетчик 19; ассоци-. ативный блок памяти, регистр сдвига, группу 50 буферных регистров, блоки вычитания, блоки умножения, группу

54 блоков умножения, формирователь импульсов 55, преобразователь число— код, блоки деления, квадратор 58, блок извлечения квадратного корня, а инвертор и блок возведения в степень.

В отличие от прототипа устройство осуществляет прогноз с помощью не неизменной, а учитывающей старение функ- С ции P „. (x;) „„ распределения внешне го воздействия. 4 ил.

1508238 (3) (4) 1

U-N (1) О (6) х =. х — ml о

Р (7) Изобретение относится к вычислительной технике и автоматике и может быть использовано для прогнозирования надежности технических объектов по результатам ускоренных испытаний, когда до испытаний априорная информация о предельных значениях предельных свойств (сопротивляемости) технических объектов отсутствует. 10

Цель изобретения " повышение точности устройства.

Сущность изобретения состоит в следующем.

В отличие от устройства-прототипа, 15 в котором прогноз надежности осуществляется с помощью неизменной во времени условной функции Р(х) „ распределения внешнего воздействия относительно гипотезы о том, что допусти- 20 мое значение воздействия принадлежит отрезку (х,x+dx), в предлагаемом устройстве учитывается измецение математическога ожидания сопротивляемости при форсированных нагрузках, обусловленное старением.

По статистике об отказах в процессе ускоренных испытаний оцениваются статистическая функция сопротивляемости Р (х) и статистическая функция надежности R (n) „. Затем осуществляется прогноз надежности R(n) ь и при фо р сиро в анно м режиме н аг руже ния, со о тв е тствующем случайному п роце ссу воздействия 35 где R„(n) — функция надежности при форсированных нагрузках или нероятность того, что за время г.=п.д пи . разу внешнее по отношению к испыты- ваемому техническому объекту воздействие не превысит допустимого с учетом старения;

Fg(x) » — статистическая функция распределения сопротивляемости, полу"

50 ченная по результатам ускоренных испытаний, основная и исчерпывающая характеристика допустимого предела величины внешнего воздействия, приво" дящего испытываемый технический объ- „

55 ект к отказу; л

U „, — наибольшее случайное воздействие на отрезке времени, равном интервалу корреляции;

n — глубина прогноза, выражен-" . Ъ ная через число интервалов корреляции случайного процесса внешнего воздействия (n = t/à ñ); 1 0 — интервал корреляции исследуемого случайного процесса, Г (х;) „ — условная функция распределения внешнего воздействия относительно гипотезы о том, что предель" ное (допустимое) значение воздействия принадлежит элементарному отрезку (x x + dx$ф

dF g(x)» — вероятность элементарной гипотезы х ах (х + Йх. функция (F (x .) для каждого

1-го значения определяется как Ь ;(х;)чи.1 р = ехРГ-exp(-Z;p)lou (2)

Ф где Z . — нормированное уклонение от

1-3 моды;

Z;j / уи (х g 8yè); р „ - параметр масштаба распределения наибольших некоррелированных значений случайного процесса нагружения р „ - параметр положения этого же распределения; х;q — i - значение сопротивляемости на 1-м шаге прогноза, получаемое путем разбиения ее возможных значений на К подынтервалов;

N — объем выборки наибольших не" коррелированных значений Ц .;

Z„„ 6 — гостоянные, зависящие от конкретного N..

Значение i сопротивляемости на

1-м шаге прогноза определяется как

К х =х +ах (--i) P 2 У где dx — величина шага разбиения интервала изменения сопротивляемости; х — математическое ожидание сопротивляемости: (8) rpe d > — допустимое значение макси,мальной величины модуля разности расчетной и эмпирической функций надежности

Если неравенство (8 ) соблюдается, то итог проверки результатов ускорен- 20 ных испытаний положительный.и статистическую функцию распределения сопротивляемости F (x) " можно испольх зовать для прогноза надежности исследуемого технического объекта при экс25 плуатационных нагрузках. В формуле (1) вместо параметра, характеризующего форсированную нагрузку (F (z.) „), подставляется условная функция распределения при эксплуатационной нагрузке ..

На фиг.1-3 приведена схема устройства; на фиг.4 — циклограмма его работы.

Устройство содержит коррелятор 1, З5 анализатор 2 случайного процесса, блок 3 задания глубины прогноза,первый блок 4 суммирования, ключ 5, блок

6 дифференцирования, блок 7 сравнения блок 8 вычисления модуля разности, первый блок 9 памяти, переклю,чатель 10, распределитель 11 импульсов, генератор 12 тактовых импульсов, второй блок 13 памяти, первый буферный регистр 14, первый накапливающий сумматор 15,первый 16 и второй 17 коммутаторы, второй накапливающий сумматор 18, счетчик 19, второй буферный регистр 20, третий 21 и чет1 50 вертый 22 коммутаторы, третий буферный регистр 23, пятый коммутатор 24, четвертый буферный регистр 25, шестой 26 и седьмой 27 коммутаторы, пятый буферный регистр 28, восьмой 29, девятый 30 и десятый 31 коммутаторы, ассоциативный блок 32 памяти, одиннадцатый 33 и двенадцатый 34 комму- таторы, шестой буферный регистр 35, 5 х — начальное значение математиа веского ожидания сопротивляемости при 1 = 0; ш — коэффициент, определяющий скорость старения.

После этоro определяется степень близости эмпирической функции надежности R (и) «„ и прогнозируемой

К (n) „при помощи критерия Колмогорова, который предусматривает выполнение неравенства

d < max f R<(n) „-К (п) «„1

1508238 б тринадцатый 36 и четырнадцатый 37 коммутаторы, третий блок 38 памяти, регистр 39 сдвига с пятнадцатого по девятнадцатый коммутаторы 40 — 44, седьмой буферный регистр 45, коммутаторы с двадцатого по двадцать третий 46 †. 49, группу 50 буферных регистров, первый блок 51 вычитания, первый. блок 52 умножения, второй блок

53 суммирования, группу 54 блоков умножения, формирователь 55 импульсов, преобразователь 56 число — код,. первый блок 57 деления, квадратор 58, второй блок 59 вычитания, второй блок

60 умножения, третий блок 61 вычитания, блок 62 извлечения квадратного корня, второй блок 63 деления, инвертор 64 и блок 65 возведения в степень.

Позициями 66 — 121 обозначены вы ходы распределителя 11 импульсов.

Устройство работает следующим образом.

Информация о форсированном случайном воздействии на исследуемый технический объект 0 (t)>Ä, имеющем место при ускоренных испытаниях, представленная в виде непрерывного электрического сигнала,.поступает на вход коррелятора 1 и на вход анализатора

2. В корреляторе 1 определяется автокорреляционная функция исследуемого случайного сигнала и по ней оценивается его интервал корреляции 8 p.

Этот интервал задается анализатору 2, в котором исследуемый сигнал разбивается на промежутки Д, и затем в каждом из них определяется наибольшее значение. Выбранные наибольшие значения U èç интервалов разбиения исследуемого случайного сигнала подаются на информационный вход буферного регистра 14 (сигнал на запись подается на его управляющий вход с пятого выхода распределителя 11,темп работы которого задается reнератором

12) и на вход формирователя 55. Таким образом, на информационный вход счетчика 19 поступает число импульсов, соответствующее количеству наибольших некоррелированных значений

U.. Кроме того, на информационные входы блока 9 с второго входа устроиства подаются статистические значения Г (х) и R.„.(ï), полученные по результатам ускоренных испытаний.

На информационные входы блока 13 с третьего входа устройства поступают значения ха и ш, определенные на ос1508238 ная скорости старения и ша гу прогно за, задаваемому блоком 3. .Сигналы, пропорциональные К/2 и

i ñ выходов блока 38 поступают на входы блока 61, где определяется их разность, подаваемая через коммутаторы.41 и 42 на вход блока 60, где перемежается с величиной ах шага разбиения интервала изменения сопротивляемости. В блоке 53 рассчитывается величина х; . Затем определяются значения, условной функции распределения (Fg(x;)„„ ) . В блоке 61 из х,< вычитается р„„. Далее эта разность подается на вход первого сомножителя блока 60 через коммутаторы 41 и 42..Значение р щ с выхода регистра 35 через коммутаторы 36 и 18 поступает на вход второго сомножителя блока 60, Вычисленное значение Z;< через коммутатор 44 записывается в ре", гистр 45, откуда по сигналу распределителя 11 через коммутатор 46 и ин- .

5 вертор 64 поступает в блок 65, где дважды экспонируется. Значения функ-: ции Р (х„)„,„ ) 1. подаются на входы регистров 50.

После этого рассчитывается функция

0 Rg(x) д <, .Для этого на входы группы

54 блоков умножения. с выхода блока

6 подаются значения dF «(x.,)», которые перемножаются со зйачениями

Fg(x;)», поступающими с выходов бло5 ков 50. Переключате 10 при этом устанавливается в такое положение, что величина сопротивляемости Р(х)" подается с его второго выхода, а за.тем переводится в такое положение, что эта величина подается с первого выхода.

Значения Кл(п) „„ О - через коммутатор 49 по сигналу с пятьдесят третьего выхода распределителя 11 по-. даются на информационный вход блока 8„, на другой информационный вход которого с выхода блока 9 по сигналу с пятьдесят четвертого выхода распределителя 1 1 направляются значения статистической функции надежности R„(Q)yy(g», . определенной по результатам ускоренных испытаний. В блоке 8 оценивается; модуль разности, который подается на вход блока 7 сравнения. Блок 7 выполняет проверку соблюдения. неравенства (8). Если оно имеет место, то с блока

7 подается сигнал на управляющий вход ключа 5 для пропуска через коммутатор 48 в блок 6 дифференцирования. нове обработки экспериментальных данных. Управляющие сигналы для записи .на блоки памяти подаются с первого, второго, третьего и четвертого выходов распределителя ll, Осуществляется оценка величин U и S в соответствии с выражением (5).

Для этого информация, записанная в буферном регистре 14 подается в накапливающий сумматор 15 и далее через коммутатор 22 на вход делимого блока

57, на вход делителя которого поступает число N с выхода счетчика 19 через регистр 20 и коммутатор 21. С выхода блока 57 посредством коммутатора 24 значение U записывается в регистр 25.

Значения U ° - 1 с выхода регистра

14 подаются также через коммутатор 16 2 на вход квадратора 58 и далее через коммутатор 1? на вход сумматора 18.

1 N"

Сигналю пропорциональный . U э с

3 выхода регистра 23 через коммутатор

22 поступает в промежуток времени, задаваемый циклограммой на фиг.4,на вход блока 57 и далее через коммутаторы 24 и 29 на вход блока 59, где г

1 " г- : рассчитывается выражение -,7 U ..--U

К „,, 3

В блоке 62 данный сигнал преобразуется в сигнал, пропорциональный S>. Пе- 3 речисленные блоки срабатывают под управлением импульсов с распределителя 11.

Далее рассчитываются параметры д „д и р „ . Сигналы с блоков 62 и 32 через 4 коммутаторы 31 и 33 подаются на блок

63, где определяется величина р»

bN /S . Сигнал, пропорциональный Е с выхода блока 32 и интервал времени, заданный циклограммой, поступает на 4 вход блока 63. Рассчитывается вели.чина Z /p „, которая по цепочке бло-.. ков 34, 27 и 28 подается на вход вычитаемого блока 59, где рассчитывается величина р„„, подаваемая через

5 коммутаторы 30 и 37 на вход вычитаемого блока 61.

Начальное значение математическо: го. ожидания сопротивляемости х иэ о 5 блока 13 памяти подается на вход

,уменьшаемого блока 51, на вход вычи" таемого которого поступает величина (с выхода блока 52), пропорциональ1508238

10 функции распределения сопротивляемости Fg

Ксли неравенство (8) не соблюда- 20 ется,. то блок 7 не подает сигнал на кпюч 5, Гл(х)+ не проходит на блок 6 и прогнозирование надежности при . нормальных условиях эксплуатации не производится. Эта мера объясняется 25 тем, что большой модуль разности а.(п) „„< и К„(п)"„„<. свидетельствует о несовпадении этих функций надежности, что является проявлением ошибки в оценке статистической функ- 30 ции распределения Fg(х) . Следовательно, в данном случае необходимо либо проверить обработку результатов ускоренного процесса, либо провести цикл ускоренных испытаний заново с последующей проверкой с помощью предлагаемого устройства.

Формула изобретения

Устройство для прогнозирования надвкности по результатам ускоренных испытаний, содержащее коррелятор,анализатор случайного процесса, блок задания глубины прогноза, первый блок 45 суммирования, ключ, блок дифференцирования, блок сравнения, блок вычисления модуля разности, первый блок памяти и переключатель, первый выход которого соединен с информационным входом ключа, а вход — с первым выходом первого блока памяти, информацион"ные входы которого подключены к второму входу устройства, второй выход— к первому входу блока вычисления модуля разности, выход которого через блок сравнения связан с управляющим входом ключа, первый информационный вход анализатора случайного процесса подсоединен к первому входу устройства, второй информационный вход — к выходу коррелятора, связанного своим входом с первым входом устройства, управляющий вход первого сумматора соединен с выходом блока задания глубины прогноза, о т л и ч а ю щ е— е с я тем, что, с целью повышения точности устройства, оно содержит второй и третий блоки памяти, второй блок суммирования, формирователь импульсов, счетчик, семь буферных регистров и по числу и градаций глубины прогноза группу из п блоков умножения, три блока вычитания, группу из и ..буферных регистров, двадцать три коммутатора, квадратор, регистр сдвига, два блока деления, ассоциативный блок. памяти, два накапливающих сумматора, преобразователь число — код, блок извлечения квадратного корня, инвертор, блок возведения в степень, два блока умножения, распределитель импульсов и генератор тактовых импульсов, тактовый выход которого соединен с тактовым входом распределителя импульсов, управляющие выходы ko«« торого, с первого по 56 + 2n-й, подключены соответственно к первому и к второму входам записи первого блока памяти, первому и второму входам записи второго блока памяти, входам за" писи и считывания первого буферного регистра, тактовому входу первого накапливающего сумматора, управляющему входу первого коммутатора, управляющему входу второго коммутатора, так" товому входу второго накапливающего сумматора, тактовому входу счетчика, входам записи и считывания второго буферного регистра, управляющему входу третьего коммутатора, управляющему входу четвертого коммутатора, входу записи третьего буферного регистра, управляющему входу пятого коммутатора, входу записи четвертого буферного регистра, входу считывания третьего буферного регистра, входу считывания четвертого буферного регистра, управляющему входу шестого коммутатора, управляющему входу седьмого коммутатора, входам записи и считывания пятого буферного регистра, управляющему входу восьмого коммутатора, управляющему входу девятого коммутатора, управляющему входу десятого коммутатора, первому входу считывания ассоциативного блока памя1508238

12 ти,управляющему входу одиннадцатого коммутатора, управляющему входу двенадцатого коммутатора, входам записи и считывания шестого буферного регистра,уп5 равляющему входу тринадцатого коммутатора, второму входу считывания -. ассоциативного блока памяти., управля ющему входу четырнадцатого коммутатора, первому входу считывания третье-. го блока памяти, сдвиговому входу регистра сдвига, второму входу считывания третьего блока памяти, управляю" щему входу пятнадцатого коммутатора, управляющему входу шестнадцатого ком- l5 мутатора, управляющему входу семнадцатого коммутатора, третьему входу считывания третьего блока памяти, управляющему входу восемнадцатого коммутатора, управляющему вхо- 20 ду девятнадцатого коммутатора, первому и второму входам считывания второго блока памяти, входам. записи и считывания седьмого буферного регист" ра, управляющему входу двадцатого 25 коммутатора, управляющему входу двадцать первого коммутатора, управляющему входу двадцать второго коммутатора, первому входу считывания первого блока памяти, управляющему входу двад-10 цать третьего коммутатора, второму

Входу считывания первого блока памяти, входам записи и входам считывания группы буферных регистров, информационные входы второго блока памяти подключены к третьему входу устройства, первый информационный выход — к входу умеиьшаемого первого блока вычитания, а второй информационный выход — к входу первого сомножителя первого блока умножения, вход второго сомножителя которого соединен .с вторым выходом блока задания. глуби-! ны прогноза, выход произведения - с входом вычитаемого первого блока вычитания, выход разности которого под-. ключен к первому информационному входу второго сумматора, второй выход переключателя . соединен с первым информационным входом двадцать второго 50 коммутатора, второй информационный вход которого подключен к информационному выходу ключа, информационный выход через блок дифференцирования. — к первому информационному входу 55 последнего блока. умножения группы блоков умножения, выход произведения которого соединен с вторым информационным.входом первого блока суммирования, выход суммы которого подключен к информационному входу двадцать третьего коммутатора, первый информационный выход которого соединен с вто- . рым информационным входом блока вычисления модуля разности, второй ицформационный выход — с выходом устройства, выход анализатора случайного процесса подключен К информационному входу первого буферного регистра,-а также через формирователь импульсов - к счетному входу счетчика

1 информационный выход которого соединен с информационным входом второго буферного регистра, информационный выход которого подключен к информационному входу третьего коммутатора, первый информационный выход которого соединен через преобразователь число— код к информационному входу ассоциативного блока памяти, а второй информационный выход — к входу делителя первого блока деления, выход частного которого соединен с информационным входом пятого коммутатора, а второй информационный вход — с информационным выходом четвертого коммута" тора, первый информационный вход которого подключен к информационному выходу третьего буферного регистра, а второй информационный вход †.к выходу суммы первого накапливающего сумматора, информационный вход которого соединен с информационным выходом первого буферного регистра, который этим же выходом подключен.-к первому информационному входу. первого коммутатора, второй информационный вход которого соединен с первым информационным выходом шестого коммутатора, а информационный выход через квадратор — с информационньм входом второго коммутатора, первый информа" ционный выход которого через второй накапливающий сумматор подключен к информационному входу третьего буфер" ного регистра, а второй информационный выход — к первому информационному входу седьмого коммутатора, второй информационный вход которого соединен с первым информационным выходом двенадцатого коммутатора, информа" ционный выход — с информационным входом пятого буферного регистра, информационный выход которого подключен к входу вычитаемого второго блока вычитания, выход разности которого соединен с информационным входом де1508 вятого коммутатора, а вход уменьшаемого — с информационным выходом восьмого коммутатора, первый информационный вход которого подключен к второму информационному выходу шестого коммутатора, а второй информационный вход— к первому информационному выходу пятого коммутатора, второй информационный выход которого подключен к инфор10 мационному входу четвертого буферного регистра, информационный выход которого соединен с вторым информационным входом шестого коммутатора, выход суммы второго блока суммирования подключен к первому информацион ному входу пятнадцатого коммутатора, а второй информационный вход — к первому информационному выходу девятнадцатого коммутатора, второй информационный выход которого соединен с информационным входом седьмого буферного регистра, а информационный вход — с выходом произведения второго блока умножения, входы первого и вто- 25 . рого сомножителей которого подключены к информационным выходам соответственно семнадцатого и восемнадцатого коммутаторов, первые информационные входы которых подключены со- 3Q ответственно к первым информационным выходам тринадцатого коммутатора и третьего блока памяти, а вторые информационные входы — соответственно к первому и второму информационным

35 выходам шестнадцатого коммутатора, информационный вход которого соединен с выходом разности третьего блока вычитания, входы вычитаемого и уменьшаемого которого подключены к информационным выходам соответственно четырнадцатого и пятнадцатого коммута- . торов, второй информационный вход последнего из которых через регистр сдвига соединен с вторым информацион- 4> ным выходом третьего блока памяти, третий информационный выход которого подключен.к первому информационному входу четырнадцатого коммутатора, Второй ИнформацИОнныи ВХОД КОТОРОГО 60 соединен с первым информационным вы238 14 ходом девятого коммутатора, второй информационный выход которого через блок извлечения квадратного корня подключен к первому информационному входу десятого коммутатора, второй информационный вход которого соединен с вторым информационным выходом тринадцатого коммутатора, информационный выход — с входом делителя второго блока деления, выход частного которого подключен к информационному входу двенадцатого коммутатора, вход делимого — к информационному выходу одиннадЦатого коммутатора, первый и второй информационные входы которого соединены соответственно с первым и вторым информационными выходами ассоциативного блока памяти, второй информационный выход двенадцатого коммутатора подключен к информационному входу шестого буферного регистра,информационный выход которого соединен с информационным входом тринадцатого коммутатора, первый информационный вход двадцатого коммутатора подключен к информационному выходу седьмого бу.ферного регистра, второй информационный вход — к первому информационному выходу двадцать первого коммутатора, а информационный выход через последовательно соединенные инвертор и блок возведения в степень — к информационному входу двадцать первого коммутатора, второй информационный выход которого соединен с информационными входами группы буферных регистров,информационные выходы двух первых буферных регистров которой подключены к входам соответственно первого и второго сомножителей первого блока умножения группы блоков умножения, информационные выходы остальных буферных регистров — к входам первого сомножителя соответствующих последующих блоков группы блоков умножения, входы второго сомножителя каждого последующего из которых соединены с выходами произведения каждого из предыдущих блоков умножения.

1508238

1508238

Составитель С.Демиденко

Редактор Л.Пчолинская Техред М.Моргентал Корректор C.Øeêìàð

Заказ 5543/52 ° Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r Ужгород, ул. Гагарина, 101