Импульсный преобразователь переменного тока в переменный

Импульсный преобразователь переменного тока в переменный

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электротехнике. Целью изобретения является повышение качества использования энергии питающей сети. Регулирование напряжения осуществляется изменением целого числа полупериодов, на которые выходные выводы 10 через тиристор 9 подключаются к входным выводам 2. Введение элемента И 5 и управляемого элемента задержки 4 обеспечивает подключение нагрузки в полупериод напряжения, противоположный предыдущему, за счет чего достигается поставленная цель. 8 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

А1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

По ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР

1 (21) 4370678/24-07 (22) 28.01.88 (46) 15.09.89. Бюл. V 34 (71) Киевский политехнический институт им. 50-летия Великой Октябрьской социалистической революции (72) Н.А.Оболенцев и В.А.Скаржепа (53) 621.314,2(088.8) (56) Авторское свидетельство СССР 873353, кл. H 02 М 5/22, 1975, Авторское свидетельство СССР

У 1111143, кл. Н 02 М 5/22, 1982. (54) ИМПУЛЬСНЫЙ ПРЕОБРАЗОВАТЕЛЬ ПЕРЕ"

МЕННОГО ТОКА В ПЕРЕМЕННЫЙ

„„Я0„„15О8321 (50 4 Н 02 М 5/22 С 05 F 1/66

2 (57) Изобретение относится к электротехнике. Целью изобретения является повышение качества использования энергии питающей сети. Регулирование напряжения осуществляется изменением целого числа полупериодов, на которые выходные выводы 10 через тиристор 9 подключаются к входным выводам 2. Введение элемента И 5 и управляемого элемента 4 задержки обеспечивает подключение нагрузки в полупериод напряжения, противоположный предыдущему, за счет чего достигается поставленная цель. 8 ил.

150832

Изобретение относитсл к электротеу ни ке (1ель изОбретения пОВышение каче ства использования энергии питающей сети.

На фиг.l изображена схе га предлагаемого импульсног0 преобразователя; на фиг.2 — диаграмма его работы; на

Фиг.3 — принципиальная схема генера- (0 тора пачки импульсов; на фиг ° (> -" принципиальнал схема счет-(ика делителя частоты.„ на фиг.5 ." принципиальнал схема управляемого !!! I!!>p0!!0(0 элемента задер>кки; на фиг.6-8 - Длаграммы его 1к работы.

Импуг ьсный преобразователь содер>кит формирователь 1 синхроимпульсов, соединенный своим входом с входными вводами 2, а выходом - с входом гене- 20 ратора 3 пачки импульсов, тактовым входом управляемого цифрового элемента 4 задержки и первым входом схемы 5 совпадения. Выход генератора 3 пачки импульсов соединен со счетным входом 2 счетчика-делителя б, выход которого через счетный RS-триггер 7 соединен с0 входом установки в | 1 (S-входом)

RS-триггера 8, прямой выход которого соединен с вторым входом схемы 5 сов- 30 падения. Выход схемы 5 совпадения со-. единен с Входом сброса в "0" ((<-входом) RS — триггера 7 и информационным входом управляемого цифрового элемента 4 задержки, 35

Тиристор g включен между Входныл(и выводами ? и выходными выводами 10.

Формирующий кл>оч 11 включен ме>кду выходом управляемого цифрового эле-, мента 4 задер>кки и управлл>ощим выво" 40 дом тиристора.

Параллельные информационные входы генератора пачки импульсоь и счетчика-делителя 6 являются соответственно шиной 12 кода сигнала управления и шиной 13 длительности .<ода интервала регулированил. !

Диа г Ра мма P260Tbl ил(Г!Ул ьсл40(О I IPB" образователл представлена на фиг.2, :>О гце на диаграмме 14 показано напряжение на Входных выводах 2, на диаграмме 15 — сигнал на выходе формирователя I синхроимпульсов. на диаграмл1е 16 - сигнал на выходе схемы

> совпадения, на диаграмме 17 — сигнал на выходе управляемого цифрового элемента 4 задержки, на диаграмме 18 напрл>((ение на ВыхОДных Вь всдах 1 О, 1 >1

l-eIIBpa Iop 3 па,!:è импульсов . ожет быть Вь(полнен пс схеме, изобра>кенной на фиг, 5, и Вкл>а-(а Гь B себя автокопебатег|ьный генератор 19 импульсов, выход кс.-.орог0 соединен с первым Вх0 дом схемь(И 20, второй вход которой г единBH >рл>>ым Выходом RS тригге ра 2l, а выход - со счетным входом счетчика 22„ параллельные входы которого лвляютсл шиной 12 кода сигнала упоавлсния, з выход соединен с Е-входол> 1<Б-триггера 21(, причем выход схемы II 20 является выходом 23 генератора пачки импульсов, тактовый вход 24 которого соединен с входом установки в (н RS-триггера 21 и Гактовым входом счетчика 22. гчетчик-целитель 6 мо>кет быть выпогl-!В! по схеме делителл частоты с изменлемь(м коэффициентом деления на

ОСНОВЕ PBBBPC! IBHblX СИЕт<(ИКОВ ИМЕЮЩИХ параллельные входы каждого разряда, суммирующие и вычитающие (счетные) ьходы и вход разрешения параллельной записи. Схема Гаког0 делителя частоты на основе, например, реверсивных счетчиков K155ÈÅ6 изображена на фиг.4 и включает в себя счетчики 25 и 26, соединенные посг(едовательно, и::< параллельные входы являются шиной l3 кода длительности интервала регулирова(,ия„ Входные выводы 27 и

28 счетчика-делителя 6 присоединены к соответствующим счетным входам сч= ò÷èêà 25, а выходной Вывод 2 (подкл(очен к Выходу элемента И-НЕ 30, входы которого присоединены к выходам счетчика ?.6. Между выходными выводами 29 и входами разрешения параллельноЙ записи > счетчиков 25 и 26 включена гтинил задержки на элементах

И-НЕ 31, НЕ 32 и 33, резисторе 34, диоде 35 и конденсаторе 36, собранная по известной схеме.

Управляемый цифровой элемент 4 задор>кки мо>кет быть вь полнен по схеме, изсбра>кеннсй -Ia Флг.5, и включает в себя схему 37 определенил полярности импульса вкгючения, состоящую из счетного триггера 38 и двух логических элементов И 39 и (>О, первые входы которых связаны соот(зетственно с "IpR мым и инверсньм Выходами триггера 38, счетный вход которого соединен с тактовым входом 41 цифрового элемента задер>кки, тр(лггер >42 .полярности вклюценил, выполненный на основе КБ-триггера> схему 43 Формирования функции

1508 включения, состоящую из двух логических элементов И 44 и 45 и логического элемента ИЛИ 46, входы которого соединены с выходами элементов И 44 и

45, а выход - с выходом 47 управляемого цифрового элемента 4 задержки, схему 48 формирования функции задержки, состоящую из двух логических элементов И 49 и 50 и логического эле- 10 мента ИЛИ 51, входы которого соединены с выходами элементов И 49 и 51, триггер 52 управления задержкой, выполненный на основе RS-триггера, мультиплексор 53 импульсов включения, >5 состоящий из двух логических элементов И 54 и 55, элемента ИЛИ 56, входы которого соединены с выходами элементов И 54 и 55 и сдвиговый регистр 57, состоящий из D-триггеров 58 и 59 и zp логического элемента И 60„ первый вход которого соединен с прямым выходом D-триггера 59, D-вход которого соединен с прямым выходом D-триггера 58, у которого С-вход соединен с 25 информационным входом 61 цифрового элемента 4 задержки. причем выход элемента И 39 соединен с первыми входами элементов И 50 и 44, выход элемента И 40 — с первыми входами зле- 30 ментов И 45 и 49, прямой вход триггера 42 - со вторыми входами элементов

И 44 и 49, инверсный выход — с вторыми входами элементов И 45 и 50, R-, и

S-входы триггера 42 соединены с выхо35 дами элементов И 44 и 45 соответст-. венно, выход элемента ИЛИ 51 соединен с S-входом триггера 52, выход элемента ИЛИ 56 - с вторыми входами элементов И 39 и 40, первые входы эле-. qp ментов И 54 и 55 - соответственно с инверсными и прямыми выходами триггера 52, вторые входы элементов И 54 и 55 " с информационным входом 61 элемента 4 задержки и выходом элемента 45

И 60 cooTBGTGTBeêío, и кроме того, тактовый вход 41 элемента 4 задержки соединен с С-входами D-триггеров 58 и 59 и вторым входом элемента И 60, а R-вход триггера 52 соединен с выхо- 5р дом D-триггера 59 и первым входом элемента И 60. функции, выполняемые управляемым цифровым элементом 4 задержки, иллюстрируются временной диаграммой, 55 изображенной на фиг.6.

Работа регистра 57 сдвига поясняется диаграммами, изображенными на фиг.7, где на диаграмме 62 показан

321 6 сигнал на выходе D-триггера 58, на диаграмме 63 — сигнал на выходе Dтриггера 59, на диаграмме 64 - сигнал на выходе элемента И 60.

На фиг.8 представлены диаграммы, поясняющие работу схемы 37 определе. ния полярности импульса включения, где на диаграммах 65 и 66 показаны сигналы на выходах триггера 38, на диаграмме 67 - сигнал í"", выходе элемента И 39, на диаграмме 68 — сигнал на выходе элемента И 40.

Генератор 3 пачки импульсов работает следующим образом.

На шину 12 генератора пачки импульсов поступают сигналы управления, соответствующие требуемому количеству импульсов X.

С приходом на вход 24 каждого тактового импульса в счетчик 22 записывается число Х, установленное на шине 12, в результате чего RS-триггер

21 устанавливается в "1" и сигналом со своего прямого выхода открывает схему И 20 по второму входу, при этом импульсы с выхода генератора 19 импульсов через схему И.20 поступают на счетный вход счетчика 22 и одновре-, менно на выход 23 генератора пачки импульсов.

После того, как на счетный вход счетчика 22 поступит X импульсов, на выходе счетчика 22 появится импульс, которым установится в "0" RS-триггер

21, при этом сигнал логического "0" с прямого выхода триггера закроет схему И 20, в результате чего импуль сы на ее выходе и, следовательно, на выходе генератора пачки импульсов прекратятся.

Каждым тактовым импульсож на входе

24 генератора пачки импульсов на его выходе 23 будет формироваться пачка импульсов, число которых равно Х.

Счетчик-делитель 6 работает следующим образом. На его параллельные входы подается код М, определяющий коэффициент давления, на счетный (вычитающий) вход 27 - входная частота.

Каждым импульсом с выхода переноса счетчика 25 коэффициент деления, установленный на шинах 13, будет запи" сываться в счетчики 25 и 26, а каждым входным импульсом содержимое будет уменьшаться и при прохождении И импульсов счетчики 25 и 26 обнулятся, при этом появится сигнал на выходе счетчика 25, который с некоторой за1508321 дерн<кой поступит на выходной вывод 29 и одновременно, пройдя через элемент задержки (логические элементы 31-33, конденсатор 36, резистор 34 и диод

35) снова запишет коэффициент деления, т,е. код И, в счетчики 25 и 26

lri Т.д.

В итоге частота импульсов на I;I:.Iхсдном выводе 29 счетчика-делитепя 6 10 уменьшится пс сравнению с вхОдной в требуемое количество раз.

На входную шину 13 счетчика-делиTell>I 6 поступает код числа, равный М и соответствующий относительной дли- 1."> тельности интервала регуг<ирования, на счетный вход 27 (вычитающий) — импульсы с выхода генератора 3 пачки импульсов, выход логического элемента

И-НЕ 30, являющийся выходом 29 счет- 20 чика-делителя 6, соединен с $-входом

RS-триггера 7. для устранения нежелательног<> явления наличия постоянной составля<вщей в токе нагрузки последовательность 25 импульсов вкл<очения дол>кна иметь вид, изображенный на диаграмме 16 на фиг.6, при этом напряжение на нагрузке будет иметь вид, изображенный на диаграмме

18, откуда видно отсутствие пос гоян- 30 ной составля<вщей, Если: полярность предполагаемого включения нагрузки при появлении импульса вкл<очения в начале такта совпа" дает с полярностью предыдущего включения, то включение необ> .одимо задержать на один такт. управляемый цифровой элемент 4 задержки служит для обеспечения тактового ре>кима работы.и работает следу- „0 ющим Образом .

Регистр сдвига 57, состоящий из

Л-триггеров 58 и 59 и логического элемента И 60, Осуществляет сдвиг последовательности импульсов включения, поступающих на инйорн<ац<лоннь<й< вход 61 управляемого цифрового эле<лента 4 задержки, на один такт, равный Т /2, где Т - полупериод напря" жения сети, т,е. последовательность импульсов включения на выходе логического элемента И 60, являющегося выходом регистра сдвига, будет сдвинута по отношению к последовательнос-. ти импульсов на входе 61 на время, равное периоду тактовой частоты, поступающей с выхода формирователя 1 синхроимпульсов на вход 41 управляеиогс цифровогс элемента 4 задержки, d с него — на сдвигающие С-входь< Лтриггеров 58 и 59 !! На второй вход элемента И 60. Работа регистра 57 сдвига иллюстрируется диаграммами, изобран<еннь<>л<л фиг. 7.

Импульсы включения с информационного входа 61 управляемого элемента

4 задер>кки и задержанные импульсы включения пос.гупают на вторые входы логических элеме«тов И 54 и 55, входящи>с в состав мультиплексора 53 импульса включения, на выход которого через <<сгическ<лЙ элемен<т ИЛИ 56 поступа<от прямые или задержанные, импульсы включения с выходов логических эх>ементов И 54 или 55, один из которь!х открыт сигналом логической "1 с инверсного или прямого выходов триггера 52 управления задержкой. В исходном состоянии (например, при включении питания) триггер 52 управления задерн<кой установлен в состояние 0"„ логи <еский элемента И 54 открыт по гервому входу и последовательность импульсов включения через элемент И 54 и элемент ИЛИ 56 поступает на входы логических элементов

И 39 и 40< входящих в схему 37 определения полярности импульса вкл<ючения, в которую входит также счетный триггер 38., Т-вход (счетный в><од) которого является тактовым входом 41 управляе<сго цифрового элемента задержки. Схема 37 функционирует так (фиг .8), что при поступлении на вход

41 и, следовател<ьно, на Т-вход триггера 38 импульсов, соответствующих моменту перехода через ноль пита<ащего напряжения, ка><дым этим импульсОм триггер перебрасывается, причем с приходом импульса с выхода формирователя 1, соответствующего началу поло>кительного полуперисда питающего сетевого напряжения, триггер 38 устанавливается в 1", а с приходом импульса, ссстветству<сщего отрицательному полупериоду, триггер 38 устанав" ливаетсг< в 0

Таким образом, схема определения полярности импульса включения, имеет возмон<ность Ог<ределять пог<ярнссть, в которой дол>кна подкг«очиться нагрузка с приходом ка>кдого и>лпульса включения с выхода логического элемента ИЛИ 56 мультиплексора 53 импульса включения, Если импульс включения долн<ен вкл<счить нагрузку в положительный полупериод, то этот импульс появится на

1508321!

О выходе логического элемента И 39, открытого по первому входу сигналом с прямого выхода триггера 38. Бсли же импульс включения совпадает с началом

5 отрицательного полупериода питающего напряжения, то импульс включения появится на выходе логического элемента И 40, открытого по первому входу сигналом с инверсного выхода тригге- 10 ра 38.

Таким образом, происходит селекция

1 импульсов включения на положительные и отрицательные.

Триггер 42 полярности включения выполняет функцию запоминания полярности предыдущего подключения нагрузки, т.е. если предыдущее подключение нагрузки произошло положйтельным полупериодом,. то триггер 42 предыдущим импульсом включения установится в О

no R-входу импульсом с выхода логического элемента И 44, если же предыдущее подключение нагрузки произошло в отрицательный полупериод, то триггер 42 полярности включения установится в 1" по S-входу импульсом с выхода логического элемента И 45.

Работу схемы 43 формирования двоичной функции Гв включения и схемы 48 формирования Функции F, задержки можно описать, используя выражения алгебры логики, составив следующую таблицу соответствия.

Р Входные переменные Функции

1 1 0 1 О 1 0

2 О 1 1 О О 1 ! 0 О О О

4 О 1 0 1 1 О

У„Б, g и О - логические пе-45 ременные (сигналы) соо-гветственно на выходах логических элементов HE 33 и И .40 и на прямом и инверсном выходах триггера 42, à F и Гз — значения логических Функций, определяющих либо50 включение нагрузки на текущем такте и соблюдении условия разнополярности последующих включений (Г > —— 1), либо включение триггера 52 управления задержки (установки его в "1"), при не- 5 соблюдении этого условия (F = 1) логические элементы li 44 и 45 и ИЛИ 46 реализуют единичные (истинные) значения функции включения, выраженные строками 1 и 3 таблицы соответствия, равные

F = (U) 9 v(U,) Q„, Логические элементы И 49, 50 и 51 реализуют единичные (истинные) значения функции задержки. выражаемые строками 2 и 4 таблицы соответствия, равные з = (ь ) О, "(в,) Q „°

При F = 1 происходит включение тиристора и нагрузки с условием соблюдения разнополярности последующих включений, а триггер 42 при этом переклю;ается в противоположное состояние, т,е. если после предыдущего положительного включения он находится в О, то текущий отрицательный импульс U включения сформирует F „ = 1, включится нагрузка в отрицательной полярности, а триггер 42 переключится в 1" и наоборот, текущий положительный импульс U, после последующего положительного U + +сформирует F = О, а Г, = 1, включения не произойдет, положительный U задержится на один такт и преобразуется в отрицательный

U„, включив нагрузку в наружной (отрицательной) полярности, переключив при этом триггер 42 в "0 .

Импульсный преобразователь работает следующим образом.

Формирователь 1 генерирует синхроимпульсы в момент перехода напряжения сети через ноль, По каждому син" хроимпульсу генератор 3 пачки импуль" сов выдаст на вход счетчика число им" пульсов, равное Х, где X — величина сигнала управления, установленная на шине 12, и сбрасывает его в ноль.

Количество импульсов, выдаваемое генератором 3 пачки импульсов, равное

2Х, определяется тем, что код,,соответствующий сигналу Х, подается на параллельные управляющие входы генератора 3 пачки импульсов со сдвигом на один разряд в сторону старших разрядов.

Этим импульсы поступают на вход счетчика-делителя 6, коэффициент деления которого задается кодом М значения длительности интервала регулирования на шине !3 и в нем осуществляется операция М - 2Х. При

2Х > М происходит обнуление счетчикаделителя 6, в результате чего на его выходе формируется импульс переноса, которым снова в счетчик-делитель 6 записывается число (код) М, из кото1508321

12 рого вычитается остаток пачки импуль-,. сов количеством 3X - И (при 2Х М).

Каждым импульсом переноса с выхода счетчика RS-триггер 7 перебрасывается в противоположное существовавшему

5 до поступления импульса на его вход состояние. Сигнал с выхода RS-триггера 7 поступает íà S-вход RS-триггера 8, который устанавливается в "1" при переходе RH-триггера 7 из "0" в

"1", т.е. положительным перепадом напряжения.

При переходе RS-триггера 7 из "0" в "1" изменение состояния RS-триггера 8 не происходит.

Бсли RS-триггер 8 сигналом с

RS-триггера 7 переключается из "0" в "1", то открывается логический элемент И 5 (схема сравнения}, через который проходит синхроимпульс от формирователя 1, являющийся импульсом включения для управляемого цифрового элемента 4 задержки. По окончании им- 2 пульса отключения на выходе схемы сравнения, т.е. на выходе логического. элемента И 5, RS-триггер 8 устанавливается в "0" по R-входу.

39

При этом управляемый цифровой элемент ч задержки на выходе Формирует последовательность импульсов в ключения тиристора 9.

Формула и"-,àáðåòåíèÿ

Импульсный преобразователь пере-,. менного тока в переменный, содержащий тиристор, подключенный между входным и выходным выводом, к управляющему входу которого присоединен выход Формирующего ключа, формирователь синхроимпульсов, входом подключенный к входным выводам, а выходом - к входу генератора пачки импульсов, информационные входы которого подключены к шине кода сигнала управления, а выход, соединен со счетным входом счетчикаделителя, информационные входы которого подключены к шине кода длительности интервала регулирования, а выход соединен с входом счетного триггера, выход которого подключен к

S-входу КЯ-триггера, о т л и ч а юшийся тем, что, с целью повышения качества использования энергии питающей сети, в него введены схема совпадения и управляемый цифровой элемент задержки, причем один из входов схемы совпадения подключен к вы" ходу RS-триггера, R-вход которого соединен с выходом схемы совпадения и входом управляемого цифрового элемента задержки, другой вход которого подключен к выходу Формирователя синхроимпульсов и другому входу схемы совпадения, а выход - к входу формищ . ъ

1508321

1508321

1500321

Тс/г

ДОГ 7

1508321

Составитель О.Назаров

Техред M,Õoäàíè÷ Корректор T.Kîëá

Редактор А.Ревин

Заказ 5549/56 Тираж 647 Подписное

BHHHIIH Государственного комитета по изобретениям и открытиям прн ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101