Устройство для выравнивания порядков чисел

Устройство для выравнивания порядков чисел

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано при построении специализированных устройств обработки информации с плавающей запятой для высокопроизводительных вычислительных систем, работающих в системах счисления с большими основаниями. Целью изобретения является повышение быстродействия. Поставленная цель достигается тем, что устройство для выравнивания порядков чисел, содержащее блок 5 сравнения и выработки управляющих сигналов, блоки 6 и 7 сдвига и блоки 10 и 11 элементов И, содержит элементы ИЛИ 8 и 9 с соответствующими связями. 1 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК

m < G 06 F 7/38

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

t (21) 4369636/24-24 (22) 26.01.88 (46) 23 ° 09.89. Бюл. V 35 (71) Институт кибернетики им. В.М. Глушкова (72) Е.И.Брюхович и A.ô.ÂKèòèí (53) 681.325(088.8) (56) Авторское свидетельство СССР

М 1348825, кл. С 06 F 7/50, 1986.

Авторское свидетельство СССР

N 1290300, кл. С 06 F 7/50, 1985. (54) УСТРОЙСТВО ДЛЯ ВЫРАВНИВАНИЯ

ПОРЯДКОВ ЧИСЕЛ (57) Изобретение относится к вычислительной технике и может быть ис1

ÄÄSUÄÄ 1509873 А1

2 пользовано при построении специализированных устройств обработки информации с плавающей запятой для высокопроизводительных вычислительных систем, работающих в системах счисления с большими основаниями. Целью изобретения является повышение быстродействия, Поставленная цель достигается тем, что устройство для выравнивания порядков чисел, содержащее блок 5 сравнения и выработки управляющих сигналов, блоки 6 и 7 сдвига и блоки 10 и 11 элементов И, содержит элементы ИЛИ 8 и 9 с соответствующими связями. 1 з.п. ф-лы, 3 ил.

15098

q . -1 -2

0 1 2 3 4 5 Ч2 °

2

4

-1

1

3

-4

-3

-2

-1 . 0

-5

-4

-3

-2

-1

3

5

-2 -3

-1 -2

0 -1

1 0

2 . 1

3 2

0 0

1 1

2 2

3 3

4 . 4

5 5

Ч2

1-Ч, 2-q

3-q

2j

4-q

2j

5-Ч

q1j Ч21

-1-q ..

aj

-2-q

2J

-3-q

Ч2j

1+q

2+Ч

3+q

4+Ч

5+Ч2.

Ч11+ Ч2) 1+Ч Т1

-2+q .

-3+Ч„.

q11 q2j

q 1+1

-1

-2

-q . +1

q1, +г

0

-1

-q . +2

Ч„-4

-6

-7

-4

1) Ч,. -1

- 1

-3

-4

-Ч

q „--5

-7

-q -5

1) q, 2 q,1-3

-3 -4

-4 -5

-5 -6

-q .-2 -q . -3

Ч 3

Ч13 Ч 13

-1 -1

-2 -2

-3 -3

Ч «Ч

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств цифровых вычислительных ма- 5 шин для обработки чисел с плавающей запятой, работающих в системах счисления с большими основаниями.

Целью изобретения является повышение быстродействия ° 10

На фиг.1 представлена схема устройства для выравнивания порядков чисел на фиг.2 - схема блока сравнения и выработки управляющих сигналов на Фиг.3 - схема блока сдвига. 15

Устройство содержит входы 1 и 2 разрядов порядка первого и второго чисел устройства соответственно, входы 3 и 4 мантиссы первого и второго чисел устройства соответственно, блок20

5 сравнения и выработки управляющих сигналов, первый 6 и второй 7 блоки сдвига соответственно, первый 8 и второй 9 элементы ИЛИ соответственно, первый 10 и второй 11 блоки элементов И соответственно, выходы 12 и 13 мантисс первого и второго чисел уст- .

Блок 6(7) сдвига (фиг.3) состоит „ из 1п групп двухвходовых элементов

И 20. Каждая группа содержит m — д + 1, для в i m - 8, 6+ 1, для m-+< i 40. элементов И. Первые входы каждого элемента И 20 e i-й группе (m — д (< i 4 О) соединяются соответственно . с i + d (включая i-й) старшими разрядами информационного входа 21 блока сдвига и со всеми старшими разрядами 55 информационного входа 21 блока сдвига, начиная с i-го, для m

Вторые входы каждого j --го элемента

И 20 "й группы соединены с соответ73 4 ройства соответственно, выход 14 порядка числа устройства.

Блок 5 сравнения и выработки управляющих сигналов (фиг,2) содержит матрицу элементов И 15, первую 16 и вторую 17 группы входов и первую 18 и вторую 19 группы выходов.

Блок. сравнения и выработки управляющих сигналов представляет собой одноуровневую комбинационную логическую схему, отображающую таблицу определения разности двух чисел. В соответствии с этим, для получения разности двух чисел используется таблица, которая составлена так, что ее строки соответствуют всевозможным значениям порядка q первого числа, а ее столбцы — значениям порядка q 2

:второго числа. В каждой позиции этой таблицы записано точное значение разности порядков чисел, имеющей место при соответствующих этой позиции цифрах q è q 2 .. Значение разности по11 2 1 рядков соответствует j --му сигналу сдвига мантиссы первого и второго чисел.

1 ствующим входом 22 задания величины сдвига группы блока сдвига, выходы элементов И 20 групп объединены и являются выходами соответствующих разрядов блока сдвига (m и d соответственно числа разрядов мантиссы и максимальная абсолютная величина разности порядков).

Проводное объединение выходов элементов в устройстве и его блоках выполняет логическую функцию ИЛИ °

Устройство для выравнивания порядков чисел работает следующим образом.

С входов 1 и 2 порядок q . перво13

ro и порядок q z второго чисел посту5 1509 пают на входы 16 и 17 групп блока 5 сравнения и выработки управляющих сигналов, на выходах 18 или 19 групп которого, в соответствии с таблицей, вырабатывается j -й сигнал стробирова- ния информации, поступающей с входов

3 и 4 мантисс соответственно на входы 21 блоков 6 и 7 сдвига. Если

q „. q ., то управляющий j -й сигнал

1j / 23 с выходов 18 блока 5 сравнения и выработки управляющих сигналов поступает на j-й вход 22 блока 7 сдвига и тем самым осуществляет сдвиг мантиссы второго числа на q, — q 2- = j 15 разрядов вправо. А с выхода элемента

ИЛИ 8 сигнал поступает как сигнал

= 0 на вход 22 группы блока 6 сдвига и стробирует мантиссу первого числа без сдвига. 20

Таким образом, на выходах 2 и 13 устройства для выравнивания порядков чисел получают без изменения мантиссу первого числа и сдвинутую на j разрядов мантиссу второго числа. В против- 25 ном случае, при q 1„ < q . вырабатывается. j --й "управляющий сигнал на выходах 19 блока 5 сравнения и выработки управляющих сигналов, который поступает на j -й вход 22 группы блока 6 30 сдвига мантисс и через элемент ИЛИ 9 на первый вход 22 группы блока 7 сдвига мантисс, обеспечивая тем самым сдвиг на q ; — q,. = j разрядов мантиссы первого числа и оставляя без изменения мантиссу второго числа. За порядок результата, при выполнении операции выравнивания порядков чисел, принимается больший из порядков исходных чисел, получаемый на выходах 40 с блоков 10 и 11 элементов И, которые стробируются соответственно сигналами с выходов элементов ИЛИ 8 и 9.

Таким образом, на выходах 12 и 13 устройства для выравнивания порядков 4 чисел за один такт получают выравненные мантиссы первого и второго чисел, а на выходе 14 - порядок этих чисел. формула изобретения

1. Устройство для выравнивания порядков чисел, содержащее блок сравнения и выработки управляющих сигналов, первый и второй блоки сдвига, первый и второй блоки элементов И, причем входы разрядов порядка первого числа устройства соединены с соответствующими входами первой группы блока

873

6 сравнения и выработки управляющих сигналов и с входами разрядов первого входа первого блока элементов И, выход которого обьединен с выходом второго блока элементов И и является выходом порядка числа устройства, входы разрядов порядка второго числа устройства соединены с соответствующими входами второй группы блока сравнения и выработки управляющих сигналов и с входами разрядов первого входа второго блока элементов И, входы мантиссы первого и второго чисел устройства соединены соответственно с информационными входами первого и второго блоков сдвига, выходы которых являются соответственно выходами мантисс первого и второго чисел устройства, выходы .первой и второй групп блока сравнения и выработки управляющих сигналов соединены соответственно с входами задания величины сдвига группы второго и первого блоков сдвига, о т л и ч а ю щ е е с я, тем, что, с целью повышения быстродействия, оно содержит первый и второй элементы ИЛИ, причем выходы первой группы блока сравнения и выработки управляющих сигналов соединены .соответственно с входами первого элемента ИЛИ, выход которого соединен с вторым входом первого блока элементов И и с первым входом задания вели» чины сдвига группы первого блока сдвига, выходы второй группы блока сравнения и выработки управляющих сигналов соединены соответственна с входами второго элемента ИЛИ, выход которого соединен с вторым входом второго блока элементов И и с первым входом задания величины сдвига группы второго блока сдвига.

2. Устройство по п.1, о т л и ч а- ю щ е е с я тем, что блок сравнения и выработки управляющих сигналов содержит матрицу элементов И размерностью (с „ + 1) (< 2n + 1) где q „ и q 2„ - соответственно максимальный порядок первого и второго чисел, причем первые входы элементов И строк матрицы соединены с соответствующими входами первой группы блока сравнения и выработки управляющих сигналов, вторые входы элементов И столбцов матрицы соединены с соответствующими входами второй группы блока сравнения и выработки управляющих сигналов, 1509873

j -выход первой группы (j = 1 - q,„ +

+ 1) блока сравнения и выработки управляющих сигналов соединен с объединенными выходами элементов И (j+K)-й строки (К+1)-го столбца матрицы (К = 0 - q, + 1 - j), i-выход второй группы (i = 1 - q „ + 1) блока сравнения и выработки управляющих сигналов соединен с объединенными выхода5 ми элементов И (i+P)-го столбца (Р+1)-й строки матрицы (P = 0 - q<„+

+1- i).

1509873

Составитель А.Клюев

Редактор А.Шандор Техред А.Кравчук Корректор И Шароши

Заказ 5812/45 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101