Генератор случайных чисел с произвольным законом распределения

Генератор случайных чисел с произвольным законом распределения

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике предназначено для генерирования случайных чисел с заданным законом распределения и может быть использовано в имитаторах случайных процессов. Цель изобретения - повышение точности формирования случайных чисел. Реператор содержит датчик 1 равномерно распределенных случайных чисел, регистр 2, блок 3 элементов ИЛИ, схему 4 сравнения, блок 5 памяти, блок 6 управления, регистр 7, блок 8 умножения, сумматор 9, регистр 10 и счетчики 11 и 12. Использование вновь введенных блока 6 управления, регистра 7, блока 8 умножения, сумматора 9, регистра 10 и счетчиков 11 и 12 позволяет разбить интервал значений случайной величины на подинтервалы различной длины, а это, в свою очередь, позволяет увеличить точность генерирования случайных величин при кусочно-полиномиальной аппроксимации заданной интегральной функции распределения. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИН

1511 4 G 06 F 7/58

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTQPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ ССОР

1 (21) 4281137/24-24 (22) 10.07.87 (46) 23.09. 89.Бюл. У 35 (72) В.И.Глова, Р.P.Áèêìóõàìåòoâ, С.JI.Tàõàóòäèíîâà, В.А.Песошин, В.В.Горбунов, А.У.Ярмухаметов и В.JI.Сафонов (53) 681.3 (088. 8) (56) Авторское свидетельство СССР

Р 543004, кл. G 06 F 7/58, 1977.

Авторское свидетельство СССР

11 309356, кл. Г 06 F 7/58, 1971. (54) ГЕНЕРАТОР СЛУЧАЙНЫХ ЧИСЕЛ С ПРОИЗВОЛЬНЫМ ЗАКОНОМ РАСПРЕДЕЛЕНИЯ (57) Изобретение относится к вычислительной технике,, предназначено для генерирования случайных чисел с заданным законом распределения и может быть использовано в имитаторах слу2 чайных процессов. Цель изобретенияповышение точности формирования случайных чисел. Реператор содержит датчик 1 равномерно распределенных случайных чисел, регистр 2, блок 3 элементов ИЛИ, схему 4 сравнения, блок 5 памяти, блок 6 управления, -регистр 7, блок 8 умножения, сумматор

9, регистр 10 и счетчики 11 и 12. Использование вновь введенных блока 6 управления, регистра 7, блока 8 умножения, сумматора 9 регистра 10 и счетчиков 11 и 12 позволяет разбить интервал значений случайной величины на подынтервалы различной длины, а это, в свою очередь, позволяет ,увеличить точность генерирования случайных величин при кусочно-полиномиальной аппроксимации заданной интег ральной функции распределения. 2 ил.

15098Я

Изобретение относится к вычислительной технике, предназначено для генерирования случайных чисел с заданным законом распределения а повышенной точностью и может быть использовано в имитаторах случайных процес-. сов, а также в качестве специализированного внешнего устройства универсальных ЭВИ. 10

Цель изобретения — повышение точ-.. ности формирования случайных чисел.

Иа фиг.1 представлена структурная схема генератора случайных чисел с произвольным законом распределения; на фиг.2 — алгоритм работы блока управления.

Генератор содержит датчик 1 равномерно распределенных случайных чисел, регистр 2, блок 3 элементов ИЛИ, 20 схему ч сравнения, блок 5 памяти, блок 6 управления, регистр 7, блок, 8 умножения, сумматор 9, регистр 10 и счетчики 11 и 12.

Принцип работы основан на кусоч- 25 но-полиноминальной апцроксимации заданной интегральной функции распределения. Интервал значений заданной случайной величины (а,Ъ1 разбивается на и подынтервалов различной дли- $0 иы. Использование неравномерного разбиения интервала (а.,b) на подынтер1. валы позволяет дополнительно повысить точность генерирования случайных чисел при фиксированном количестве подынтервалов, т.е. при ограниченном объеме памяти.

В качестве аппроксимирующего полинома на лодынтервале выбран полином

Бернштейна, который имеет вид: 40 где ш „— степень полинома;

С,„— число сочетаний из ш по )

Г(,) m) — значение аппроксимирующей функции в узловых точках;

Š— переменная, принимающая зна:чения на интервале 0,1, Генератор работает следующим образом.

До начала работы в блох 5 памяти заносится информация о значении функции распределения на границах интер- . валов, и на середине интервала, длина 55 интервала и значения границ интерва-. лов. При появлении сигнала У„ на первом выходе блока б управления на выходе датчика 1 равномерно распределеннь1х случайных чисел устанавливается значение,, которое поступает на первый вход схемы 6 сравнения и на информационный вход регистра 2.

Одновременно по сигналу У на седьмом выходе блока 6 управления происходит начальная установка регистра 7 и счетчиков 11 и 1 2. Далее начинается цикл работы регистров 7 и 10 и счетчиков 11 и 12. Их задача — определение адреса ячейки блока 5 памяти, содержание которой F(X; ) удовлетворяет уравнению

Процесс переборки адресов выполняется с первого адреса нулевой страницы блока 5 памяти, которому соответствует центр исходного интервала.

По сигналу У на четвертом выходе блока б управления происходит обращение к блоку 5 памяти, на его выходе появляется значение,, определяемое адресом начальной установки регистра и счетчика 11, которое ерез блок элементов PJPg попадеpy ,р

iiB ".òcpaé вход схемы и сравнения где сравнивается со значением у, Если на первом входе логических условий Х. RIoi(8 6 управления появля— ется ., т. е. Г(Х. ) =- q„, ос

f ществляется выход из числа, так KBK адрес на выходе регистра 7 и счетчика 11 является искомьм. В противном случае и если на втором входе логических условий Х блока 6 управления присутствует "0", то по сигналу У4 на шестом выходе блока б управления идет подготовка нового адреса в регистре 7. При наличии сигнала "О на третьем входе логических условий Х> блока б управления цикл работы повторяется. При наличии сигнала "1" на третьем входе логических условий

Х блока 6 управления на его восьмом выходе формируется сигнал У» поступающий на вход установки адреса регистра 7. После "òîãî по сигналу Y, на пятом выходе блока 6 управления происходит увеличение старших разрядов адресов на выходе счетчика 11 и по сигналу У- на четвертом выходе .3 блока б управления происходит обращение к блоку 5 памяти. На втором входе блока 3 элементов ИЛИ появляется значение функций в центре интервала, 1509 соответствующего адресу на выходе регистра 7 и счетчика ll. Это значе-. ние сравнивается с величиной » в схеме 4 сравнения. Появление "1" на выходе ™Боггьгг»е" схемы г» сравнения означает, что слу-,айная величина находится в левай половине подынтерва— ла, появление От -- в правой, По сигналу У на левом выходе блока 6 управления на выходе датчика 1 равномерно распределенных случайных чисел появляется значеггие, которое поступает на ин= ормациснный вход регистра

2. Па сигналу У на втором выходе блока 6 упр= ;...-. я значение записывается в ppI"Hr-:.а 2. Снова по сигналу,, с перв:.т ) вьг сда блока 6 угсавления На вь1х:. пc-. датчика 1 р «âêo11 Е т» На TO B С П Г> Е П ЕЛ т««=.т=;;1«; С! ЛУ 1 а и НЬГХ ".«т

IIC IH, ГЯЕ I CFi "«HCJ!r 6, „ IIOC.I-«;!I«!.»Iщее на тгервь11 . вход схетмь1 4 сравнения, ПО СИГНаЛУ .";., " PP«I тЬЕ1- а ВЬIХСДа i!«, O ка 6 управления число „с выхода

«егистра ? через блок 3 эгге«метгт;,и 5

ИЛИ поступает па второй вход хамы сравнени;, Далее в зависимости ат нахождения с.:-«чай»гсгo числа » H .åВОГ: ИЛИ ПгаВа1» IIu, IÛHòePHß«IÅ, т. Е. Qò

«ттатаЯН1 1H -.т gтСРС,"., ахал- тта- I .!ū— э т т

1» ких услав;-;и Х блока б управ гения, выбирается ме= ь1!1ее иля Осль11»ее са

СТВЕТСТБЯНЧО 1- 3 ДВУХ l!CЕЛ Я

1Я 13

PGrIУЧЕН«Г3P. !;% —.;О P™ONHH ..CH

Гггстр 2.

««тт далее iio сигналу r, на пятом вы" 7 ходе блока 6 управления происходит увеличечяе старшега разряда адреса на выходе счетчггка ll, па сигналу У., на. четвертом выходе блока 6 управления происходит обращение к блоку 5 памяти, в результате множимое из блока 5 памяти появляется на саответстгтующем входе блока 8 умножения, а множитель поступает яз регистра 2 45 па сигналу У на третьем выходе блока 2

6 управления. Занесение мнажимого и множителя в блок 8 умножения происходит по сигналу У на десятом выходе

»а блока 6 управления, а операция умножения — по сигналу У на одиннад»» цатом вьглоде блока 6 управления. Снова происходит увеличение còàp!IIåão разряда адреса на вьгходе счетчика 11 и па соответствующим сигналам блока б управления обращение к блоку 5 памяти, в результате одно слагаемое из блока

5 памяти, а другое из блока 8 умножения поступают на вход сумматора 9.

88З 6

Па сигналу ",> на двенадцатом вьгходе блока 6 управления происходит суммиравание и на выходе генератора появ— ляется первое случайное числа Х.

При ге."ерировании массива случайных чисел весь I.pîцесс повторяется.

13 счетчик 12 па сигналу У, записывается количества подынтервалав, ега содержимое уменьшается на единицу сигналам У на девятом выходе блока 6 управления. Состояние счетч,»ка 12 определяе; состояние на третьем выходе лагг:ческих условий

Х> блока 6 гправления. Регистр 10 хранит предыд пяее состояние регистра 7, с помощью регистра 10 формируется новое состояние регистра 7, т. е. новое состояние адресных входов блока 5 памяти. тг>аpмулaиз обретения

Генератор случайных чисел с прсязпальньм законом распределения, соде —.жащий датч11к рав- .мерна распределенных случайных чисел, блок памяти, схему срав;«-ег11111, г;ричем выход датчика равном1ерна распределенных»иссл соединег- ;:. пе1в :л» входам схемы ссавееняя с .. л 1«:;;«o ö; и и " .г теьг, что, с цель1с г свьпяеняя тач;-:.ости фармированин случайных 11!сел, в него введены блэк,:--равления. тг1и регистра,,цва счегч1»ка, блок э.;.е»гентов Иг1И, блок умт-ажения и сумматор, причем вход опроса датчик:. равномерно расгределенных слу.а:.и;-г.-. чпт=ег соединен с первь.м выходам блока управлеНИЯ, ГтфаРМагт1»аННЬ1й ВХОД ПЕРВОГО РЕгнстра соединен с выходом датчика равномерно распределенных случайных чисел, вход записи и вход разрешения первого рсгис-.ра соединены с вторым и третьим выхадамн блока управления соответственно, выход первого регистра соединен с входом множителя блока умножения и с первым входам блока элементов ИЛИ, второй вход которого соединен с выходом блока памяти, с входом мггожг»мого блока умножения и с первым информационным вхо-. дом сумматора, выход блока элементов

ИЛИ соединен с вторым информационным входом схемы сравнения, выход "Равно" которой соединен с первым входом логических условий блока управления, второй вход логических условий которого соединен с входом запрета приема

t 509883 регистра.

Составитель Д.Феликсон

Редактор О. Головач Техред Я,Дидык Корректор В.Гирняк

Заказ 7824 Тираж 668 Подписное

ВЙЙипи Государственного комитета по изобретениям и открытиям при -Гкнт сссР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãîðoä, ул. Гагарина, 101 кода второго регистра и с выходом

"Больше" схемы сравнения, третий вход логических условий блока управления соединен с выходом первого счетчика, 5 четвертый выход блока управления сое-. динен с входом чтения блока памяти, адресные входы которого соединены с выходами второго регистра и третьего счетчика, пятый выход блока управ- 10 ления соединен с тактовым входомтретьего счетчика, вход разрешения третьего регистра соединен с шестым выходом блока управления, седьмой выход которого соединен с входами на- 15 чальной установки второго регистра, первого и второго счетчиков, вход разрешения второго регистра соединен с восьмым выходом блока управления, девятый выход которого соединен с входом сдвига второго регистра и счетным входом первого счетчика, десятый выход блока управления соединен с входом записи блока умножения, вход разрешения которого соединен с одиннадцатым выходом блока управления, двенадцатый выход которого соединен с входом разрешения сумматора, второй инАормационный вход которого соединен с выходом блока. умножения, выход сумматора является выходом генератора, выход второго регистра соединен с информационным входом третьего регистра, выход которого соеди». нен с информационным входом второго