Преобразователь частота - код

Преобразователь частота - код

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в составе частотно-импульсных вычислительных устройств для информационно-измерительных систем. Изобретение позволяет повысить быстродействие устройства за счет того, что в устройство, содержащее формирователь 1, два элемента 2 и 3 задержки, три ключа 6,7,8, счетчик 9, два блока 10 и 11 ключей, два цифровых экспоненциальных генератора 12 и 13, генератор 14 опорной частоты, блок 15 делителей и компаратор 16, введены блок 17 масштабирования, а также блок 18 управления, регистр 19 и два элемента 4 и 5 задержки. Введение этих блоков позволило сократить время преобразования, что, в свою очередь, позволяет расширить диапазон частот входного сигнала. 2 з.п. ф-лы.3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 Н 03 И 1/60

< <- И83ЫД! ЯТ=Л - ь, - цр--:4Я

Е. i fy!

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО .ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

) (21) 4293088/24-24, 4293915/24-.24 (22) 03.08.87 (46) 30.09.89. Вюп. Р 36 (71) Московский энергетический институт (72) В.П. Данчеев, Н.С. Ермаков и В.Н. Федоров (53) 681.325 (088.8) .(56) Авторское свидетельство СССР

9 358780, кл. Н 03 )! 1/60, 1971.

Авторское свидетельство СССР

В )164889, кл. H 03 И 5/10, 1983.

° (54) ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТА-КОЛ.(57) Изобретение относится к вычислительной технике и может быть исполь-, зовано в составе частотно-импульсных -вычислительных устройств дпя информа„„Я0„„1511864 А1

2 ционно-измерительных систем. Изобретение позволяет повысить быстродейст" вне устройства sa счет того, что в устройство, содержащее формирователь

),äâà элемента 2 и 3 задержки, три ключа 6-8, счетчик 9, два блока 10 и,.l.l ключей, два цифровых экспоиенциальных генератора 12 и 13, генератор 14 опорной частоты, блок 15 делителей и компаратор 16, введены блок 7 масштабирования, а также блок 18 управления, регистр )9 и два элемента 4 и 5 задержки. Введение

Э этих блоков позволило сократить время преобразования, что, в свою очередь, позволяет расширить диапа" зон частот входного сигнала. 2 з.п. " ф-лы. 3 ил.

3 1 511864

Изобретение относится к вычислительной технике и может быть использовано в качестве входного преобразователя информации, задаваемого потоком. импульсов низкой или инфранизкой частоты, а также составной части частотно-импульсных вычислительных устройств для информационноизмерительных систем, работающих с частотными датчиками.

Цель изобретения — повышение быстродействия преобразования.

На фиг.1 представлена структурная схема устройства; на фиг,2 — варианты схемы блока масштабирования; на фиг.3 — временная диаграмма, иллюстрирующая работу второго такта преобразователя, Устройство содержит формирователь 20

1, эл еме нты 2-5 з адержки, ключи 6-8, счетчик 9, блоки 10 и 11 ключей, цифровые экспоненциальные генераторы 12 и 13, генератор 14 опорной частоты (ГОЧ), блок 15 делителей, цифровой компаратор 16, блок 17 масштабирования, блок 18 управления и регистр 19, а также входную и выходную шины 20 и 21 соответственно и шину 22 задания кода максимапьной величины N

Блок 17 масштабирования (фиг. 2) выполнен на регистре 23, дешифраторе

24 и элементе 25 управления °

По варианту, представленному на 35 фиг.2а, первый и второй выходы элемента 25 управления подключены к первому и второму нходам регистра 23, причем последний является вторым выходом блока, первый и второй входы 40 элемента 25 управления являются первым и третьим входами блока соответственно, первый и второй входы дешифратора являются соответственно вторым и четвертым входами блока, 45 выход дешифратора 24 подключен к третьему входу элемента 25 управления и является первым выходом блока, группа входов дешифратора 24 объединена с группой входов регистра 23 и является группой входов блока, выхо- ды регистра 23 янляются первой группой выходов блока, а вторая группа выходов блока является шиной задания кода постоянной величины N . 55

По нар ианту, предст авленному на фиг.2б, в блоке 17 масштабирования первый выход элемента управления 25 подключен к первому входу регистра

23, второй вход объединен с первым входом дешифратора 24 и является четвертым входом блока, второй вход, дешифратора 24 является вторым входом блока, первый и второй входы элемента

25 управления являются первым и третьим входами блока соответственно, выход дешифратора 24 подключен к третьему входу элемента 25 управления и является первым выходом блока, группа входов дешифратора 24 является группой входов и первой группой выходов блока, группа входов регистра

23 является шиной задания кода постоянной величины N, а выходы являются второй группой выходов блока, второй выход .элемента 25 управления является вторым выходом блока.

Устройство представляет собой двухтактный преобразователь калиброванного периода определяемой частоты и функционирует следующим образом.

В первом такте определяется величина NT, пропорциональная периоду T входного импульсного потока путем подсчета импульсов калиброванной частоты, заполняющих период между двумя соседними входными импульсами. Во втором такте происходит гиперболичес" кое преобразование величины N T„ в искомую величину N „пропорциональную входной частоте (фиг. 3 ). В эанисимости от варианта выполнения блока масштабирования указанное .преобразование может выполняться двумя альтернативными способами, При этом полагается, что величина N представляется х числом разрядов р, превышающим некоторое значение и (р = и + r) .

Тогда в соответствии с фиг. 2а, во втором такте происходит сначала масштабное преобразование величины величину > > ту.

Х экспоненциальное интерполирование величины ЙТ„до величины N, и одновременное экспоненциальное . интерполирование: величины И Р„„,.до величины У< (момент времени и на фиг. 3) х с последующим обратным масштабным преобразованием величины Й в иско" ,Уr мую величину N „N „- 2, В соответствии с фиг.2б во втором. такте происходит сначала масштабное преобразование величины N до велиГ

C чины М, Я - 2, потом экспоненциальное интерполирование величины Ny х до величины N, и одновременно экспоненциальное интерполирование величи40

5 151186 ны И до величины N, как и в

Е макс ск Ф предыдущем случае, с последующим масштабным преобразованием величины

Й„в искомую величину Nz„. л к, 5

Момент времени 2О показывает время преобразования второго такта прототипа.

Устройство (фиг.l) состоит условно нз двух частей, Первая часть осу- !О ществляет преобразование первого такта, вторая часть параллельно с первой осуществляет преобразование второго такта, относящееся к предыдущему периоду, притом за время, seer-15 да меньшее периода входного импульсного потока.

Положим, что счетчик 9, в котором образуется И, имеет р = n + r разрядов, экспоненциальный генератор 20

13 — m-разрядный, а блок 1? выполнен по первому варианту (фиг,2а).

Импульсы входного потока с частотой

Г„ поступают на входную шину 20 формирователя 1, который вырабатывает 25 сигналр по которому величина N > а ма«с пропорциональная максимальному зна.чению рабочего диапазона частоты F через блок iO ключей заносится в качестве начального значения в экспоненциальный генератор 13, содержимое счетчика 9 Ilo группе входов переносится в. блок 17, при этом r. старших разрядов попадает в дешифратор

24, а все число — в р-разрядный ре35 гистр 23, а также происходит установка начальных соответствующих фаэ экспоненциальных генераторов 12 и

13. Дешифратор 24 выполняет роль устройства, известного в цифровой вычислительной технике под названием "схемы поиска старшей единицы".

Задержанж и импульс с выхода элемента 2 обнуляет счетчик 9 и передает код, определякиций порядковый номер

r старшего значащего разряда, в элемент 25 управления и по первому выходу в блок 18 управления. Импульс с восхода элемента 3 подключает ключ

6 к блоку 15 делителей, и счетчик 9 начинает счет калиброванных импуль" сов частоты 1 до прихода следующего входного импульса частоты F „. Одновременно с этим этот же импульс с выхода элемента 3 по третьему входу инициализирует работу блока 18 управления, который, используя импульсы с выхода ГОЧ 14, поступающие на первый вход блока 17, сдвига4 б ет содержимое регистра 23 в сторону младших разрядов íà r разрядов. По окончании сдвига элемент 25 дает команду на перенос и разрядов регистра 23 (величину Й ) по первой т„ группе выходов на группу входов экспоненциального генератора 12, а также по второму выходу блока 17 через элемент 4 задержки подключает тактовые входы экспоненциальных генераторов 12 и 13 через ключи 7 и 8 к соответствук цим выходам блока 15 делителей.

Экспоненциальные генераторы 12 и 13 работают до тех пор, пока код: на группе выходов экспоненциального генератора 12 не сравняется с величиной N . При этом цифровой компара . тор вырабатывает сигнал, который закрывает ключи 7 и 8, прекращая работу экспоненциальных генераторов

12 и 13, переносит содержимое выходI ного кода экспоненциального генератора 13 в регистр 19 и через элемент

5 задержки инициализирует работу блока 18 управления, который, используя импульсы с ГОЧ, поступающие на его второй вход, сдвигает содержимое регистра 19 в сторону младших разрядов íà r разрядов. По окончании сдвига блок 18 управления дает команду на перенос искомой величины

NF через блок 1 ключей на выход л устройства.

Рассмотрим отличие работы устройства, если блок 17 выполнен по второму варианту (фиг.2б). Импульс с выхода формирователя 1 переносит содержимое счетчика 9 через первую группу выходов блока 17 на группу входов экспоненциального генератора

12, а в регистр 23 заносится код N .

Элемент 25 управления сдвигает код в регистре 23 в сторону старших разрядов на г разрядов. Пифровой компаратор 16 фиксирует сравнение выходного кода экспоненциального генератора 12 с величиной Я„. В остальном . работа устройства аналогична описан" ной.

С приходом следующего входного импульса все происходит сначала. Естественно, если содержимое счетчика 9 не превышает п разрядов, сдви-. гов регистров 23 и 19 не происходит.

Перед началом работы преобразователя необходимо обнулить счетчик 9, тогда с приходом самого первого вход. 1511864 ного импульса сбоя не происходит.

Частота калиброванных импульсов заполнения счетчика 9, тактовые частоты: и р экспоненциальных генераторов

12 и 13 (выходные частоты блока делителей 15 ), значения р, и и m выбираются иэ условия требуемой точности, диапазона представления выходного кода и условия необходимости заканчивать преобразование до прихода следующего входного импульса.

Работа устройства описывается системой уравнений:

-Р 2 сх е

2 б„

) N = N

Fx макс

Я Я..е

Х х

Ы 11 =N N -M

T макс макс мчи

const.

1. Преобразователь частота — код, содержащий последовательно соединенные формирователь; первый и второй элементы задержки, первый ключ и счетчик, второй вход которого объединен с управляющим входом первого блока ключей и первыми входами первого и второго экспоненциапьных генераторов и подключен к выходу формирователя, третий вход счетчика подключен к выходу первого . элемента э адержки, Вход

35 формирователя является входной шиной устройства; генератор опорной частоты, выход которого подключен к входу блока делителей, первый, второй и третий выходы которого подключены к информационным входам первого, второго и третьего ключей соответственно, первые управляющие входы второго и третьего ключей объединены и подключены к выходу цифрового компаратора, первая группа входов которого подключена к соответствующим выходам первого экспоненциального генера" тора, вторые входы первого и второго экспоненциальных генераторов подклю50 чены к выходам второго и третьего, ключей соответственно, группа входов второго экспоненциального генератора подключена к соответствую55 щим выходам первого блока ключей, информационные входы которого являются шиной задания максимальной величины; второй блок ключей, выходы коФормул а изобретения

25 торого являются выходной шиной устройства, вторые управляющие входы второго и третьего ключей объединены, отличающийся тем, что, с целью повышения быстродействия, введены блок масштабирования; третий и четвертый элементы задержки, блок управления и регистр, первый управляющий вход которого подключен к выХоду цифрового компаратора, выход которого через третий элемент задержки подключен к первому входу блока управления, первый выход которого подключен к управляющему входу второго блока ключей, информационные входы которого подключены к соответствующим выходам регистра, информационные входы которого подключены к соответствующим выходам второго экспоненциального генератора, а второй управляющий вход подключен к второму выходу блока управления, второй и третий входы которого подключены к генератору опорной частоты и первому выходу блока масштабирования соответственно, второй выход последнего из которых через четвертый элемент задержки подключен к второму управляющему входу второго ключа, первый второй, третий и четвертый входы бло" ка масштабирования подключены к выходам генератора опорной частоты, пер-. вого и второго элемента задержки, формирователя соответственно, .группа входов подключена к соответствующиь. выходам счетчика, а первая и вторая группы выходов соответственно подключены к группе входов первогоэкспоненциального генератора и второй группе входов цифрового компаратора соответственно.

2. Преобразователь по п.1, о т лич ающийся тем, чтоблок масштабирования выполнен на регистре; дешифраторе и элементе управления,. первый и второй выходы которого подключены к первому и второму управляющим входам регистра, причем последний является вторым выходом блока, первый и второй входы элемента управ" ления являются первым и третьим входами блока соответственно; первый и второй входы дешифратора являются соответственно вторым и четвертым входами блока; выход дешифратора под ключен к третьему входу элементауправления и является первым выходом блока; группа входов дешифратора

15 .объединена с информационными входами регистра и является группой входов блока; выходы ре гистр а являют ся первой группой выходов блока, а вторая группа выходов блока является шиной задания кода постоянной величины.

3. Преобразователь по и. 1, о т.л и ч а ю шийся тем, что блок масштабирования выполнен на регистре, дешифраторе и элементе управления, первый выход которого подключен к первому управляющему входу регистра,, второй управляющий вход которого объединен с первым входом дешифр ат ора и является четвертым входом блока, 11864 10 второй вход дешифратора является вторым входом блока, первый и второй входы элемента управления являются первым и третьим входами блока соответственно; выход дешифратора подключен к третьему входу элемента управления и является первым выходом блока, группа входов дешифратора является груп1р пой входов и первой группой выходов блока, информационные входы регистра являются шиной задания кода постоянной величины, а выходы являются. второй группой выходов блока, второй

15 выход элемента управления является вторым выходом блока.

15 I 18б4

Составитель В. Гейнрихс

Редактор К. Крупкииа Техред Л.Сердюкова Корректор Э. Лончакова

Заказ 591! /57

Тираж 884

Подписное

ВНИИПИ Государственного комитета ло изобретениям н открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5 Юю а

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101