Устройство управления многофазным инвертором

Устройство управления многофазным инвертором

Иллюстрации

Показать все

Реферат

 

Изобретение относится к преобразовательной технике. Цель - повышение стабильности выходного напряжения и фазового сдвига между отдельными инверторами и возможности его регулировки. Работа устройства заключается в том, что с выхода делителя частоты 1 на управляющие входы синхронных детекторов 3, 5, на входы логической схемы "ИСКЛ. ИЛИ" 14 и на вход триггера 6 поступают импульсы с частотой, равной частоте выходного напряжения инвертора. Связь выхода делителя частоты 1 с Д - входом триггера 6 обеспечивает фазирование триггера. С прямого выхода триггера 6 импульсы поступают на входы двухтактного усилителя 9, нагруженного на первичную обмотку трансформатора, на вторичной обмотке 12 которого формируется напряжение прямоугольной формы, которое подается на фильтр 13. Синхронный детектор 3 с дифференциальным усилителем 4 формирует напряжение на управляющем входе блока регулируемой задержки 5, которое обеспечивает задержку входных импульсов, компенсируя фазовый сдвиг, вносимый инвертором. При изменении этого фазового сдвига на выходе синхронного детектора 3 появляется положительное или отрицательное напряжение, которое увеличивает или уменьшает задержку. Тем самым обеспечивается подстройка разности фаз выходного напряжения к фазе импульсов с делителя частоты 1. 2 ил.

СОЮЗ СОВКТСМИХ социАлистичесних

РааЪЬЛИК а 91 (И) Я1 4 Н 02 И 7/48

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTGPCHOMV СВИДЕТЕЛЬСТВУ

ГССУДАРСТВЯННЫй НОМИткт

ПО ИЗОИ*НЯНИЯМ И ОтНРЫтИЯМ

ПРИ ГКНТ СССР

1 (21) 4193936/24-07 (22) 12.02.87 (46) 07.10.89. Бюл. 11 37 (72) А.Н.Ильин (53) 621.314.26(088.8) (56) Авторское свидетельство СССР

11 196993, кл. Н 02 И 7/48, 1967.

Авторское свидетельство СССР

9 1046879, кл. Н 02 И. 7/48, !983. (54) УСТРОЙСТВО УПРАВЛЕНИЯ МНОГОФАЗНЫМ ИНВЕРТОРОМ (57) Изобретение относится к преобразовательной технике, Цель — повышение стабильности выходного напряжения и фазового сдвига между отдельными инверторами и возможности его регулировки. Суть работы устройства заключается в том, что с выхода делителя частоты 1 на управляющие входы синхронных детекторов 3 ° 1-5, на входы логической схемы "ИСКЛ. ИЛИ" 14 и на вход триггера 6 поступают импульсы с частотой, равной частоте выходного напряжения ннвертора. Связь выхода

2 делителя частоты 1 c D-входом триггера 6 обеспечивает фазирование триггера. С прямого выхода триггера 6 импульсы поступают иа входы двухтактного усилителя 9, нагруженного на первичную обмотку трансформатора, на вторичной обмотке 12 которого формируется напрякение прямоугольной формы, которое подается на фильтр

13. Синхронный детектор 3 с дифференциальным усилителем 4 формирует напряжение на управляющем входе блока регулируемой задержки 5, которое обеспечивает задержку входных импульсов, компенсируя фазовый сдвиг вносимый инвертором. При изменении этого фазового сдвига на выходе синхронного детектора 3 появляется положительное илн отрицательное напряжечие, которое увеличивает или уменьшает задержку. Тем самым обеспечивается подстройка разности фаэ выходного напряжения к фазе импульсов с делителя частоты 1, 3. кг .

3 ) 513593

Изобретение относится к преобразонательной технике и может быть использовано в системах электропитания, в том числе электропита:..ия прецизяон- > ных датчиков угловых перемещений.

Цель изобретения — повышение ст,— бильности выходного напряжения фазового сдвига между отдельными инверторами и воэможности его регулировки. )О

На фиг.l изображена электрическая схема устройства управления; на фиг. фиг,2 — электрическая схема синхронного детектора с измерительным транс-форматором на входе; на фиг ° 3 — вре- i5 .менные диаграммы, поясняющие работу устройства управления.

Устройство управления инвертором (фиг.l) содержит делитель 1 частоты по схеме кольцевого счетчика„ собран- 20 ного на К триггерах, орган 2 управления первой фазой, состоящий иэ первого синхронного детектора 3, выходом подключенного к входу первого дифференциального усилителя ч, блока 5 регулируемой задержки, управляющий вход которого соединен с выходом дифференциального усилите;::я 4, а выход — со счетным входом тактового триггера б логических элементов )u

ИЛИ-НЕ 7 и 8, своими входамя подк;.юченных к выходам тактового триггере

6, а выходами — к входам двухтактного усилителя 9, выходы которого соединены с первичной обмоткой выходно1 го трансформатора 10, ямеющега отвод от средней точки 11, я во вторичную обмотку 12 которого включен резонанс- ный фильтр 13 логяческогQ элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ 14, второго сянхрон- О ного детектора 15, второ"o дифференциального усилителя ":6,, источника )7 опорного напряжения, регулятора

)8 напряжения. Логический элемент

ИСКЛ10ЧАЮЩЕЕ ИЛИ 14 своим первым вхо.дом подключен к управляющему входу первого синхронного детектора 3 я, D-входу тактового триггера б, а вторым входом подключен к управляющему входу второго синхронного детектора 15.

Входы синхронных детекторов 3 я

15 соединены с выходом резонансного фильтра 13, выход второго синхронного детектора 15 соединен с первым входом второго дифференциального уся-55 лителя 16, второй вход которого подключен к источнику )7 опорного напряжения. Выход дифференциального усилителя 16 соединен с управляющим входом регулятора !8 напряжения„. выходом подключенного к средней точке первичной обмотки 1) трансформатора )О. Первый вход логического элемента HCKJ))O×ÀÞÙÅE ИЛИ соединен с прямым выходом первого триггера, а

К второй с прямым выходом (+ 1)-го

2 триггера делителя 1 частоты. Орган

19 управления ))-й фазой аналогично устройству 2 управления первой фазой.

Первый и второй входы логического эле" элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, подключены к выходам триггеров, формирующих относительно первого триггера импульсы сдвинутые на угол Q и f +

2 соответственно, где q — угол равный разности фаз между напряжением первой и K--й фазы инвертора, который может принимать значения, кратные дискрете

И

К

Синхронный детектор (фиг.2)содержит, измерительный трансформатор 20 на своем входе, двухканальныя анапоговый ключ 21 с блоком 22 управления, RC w p 23, Вторичная обмотка измеритя ьного трансформатора 20 выполнена со средней точкой, причем начало я конец обмотки подключены к входам двухканального ключа 21, выходы которых объединены и подключены к входу BC-фильтра 23. Вход блока 22 управления является управляющим входом синхронного детектора. Двухканальный аналоговый ключ со схемой управления может быть выполнен на микросхеме.

На временных диаграммах (фиг.3) показаны форма напряжения 24 и 25 на входах логического элемента ИСКЛЮЧА10ЩЕЕ ИЛИ 14 я напряжение 26 на ее выходе я входе блока 5 регулируемой задержки, напряжение 27 на выходе блска 5 регулируемой задержки, напряжение 28 на выходе триггера 6, форма выходного напряжения 29 на выходе резонансного фильтра 13, выходное напряжение 30 на выходе аналогового к".юча 21 синхронного детектора 3, выходное напряжение 31 на выходе аналогового ключа 21 синхронного детектора.)5.

" стройство работает следующим образом.

С вь1хода деля еля 1 частоты на ггравляющяе входы синхронных дстекто40

5 1513 ров 3 и 15, на входы логического элемента 14 и Р-вход триггера 6 устройства 2 управления первой фазой поступают импульсы 24 и 25 с частотой, равной частоте выходного напряжения инвертора. С выхода логического элемента 14 импульсы удвоенной частоты (26) подаются на вход блока 5 регулируемой задержки, с выхода которого !р импульсы 27, задержанные относительно входных, поступают на счетный вход триггера 6. При нулевом напряжении на управляющем входе блока 5 регулируемой задержки в»ходные импуль- !5 с» сдвинуты относительно входных на угол, равный . Связь выхода делителя 1 частоты с D-входом триггера

6 обеспечивает фазирование триггера.

С прямого выхода триггера 6 импульсы 20

28 и противоположной им фазы с инверсного выхода через элементы

ИЛИ-НЕ 7 и 8 поступают на входы двухтактового усилителя 9, нагруженного на первичную обмотку трансформатора

10, на вторичной обмотке 12 которого формируется напряжение прямоугольной формы, которое подается на фильтр 13.

После фильтрации напряжение 29 поступает на выход инвертора и на вхо- З0 ды синхронных детекторов 3 и 15. На выходах аналоговых ключей 21 синхронных детекторов 3 и 15 формируются выходные напряжения 30 и 31 соответственно, которые после фильтрации

RC-фильтрами 31 поступают на дифференциальные усилители 4 и 16. Постоянная составляющая на выходе синхронного детектора

U = U --- сои .Лi r (l, Ъ где Н вЂ” амплитуда входного напряжения;

g — фазовый сдвиг между управляющим и ВхОдным напряжения 45 ми синхронного детектора.

Синхронный детектор 3 с дифференциальным усилителем 4 формирует напряжение на управляющем входе блока

5 регулируемой задержки, которое обеспечивает задержку входных импульсов, компенсирующую фазовый сдвиг, вносимый инвертором. При этом фазовый сдвиг между входным и управляющим напряжением близок к

1!, а выходное напряжение синхронíî"o детектора 3 близко к нулю. При изменен;,и фазового сдвига, вносимого

593 инвертором, на выходе синхронного детектора 3 появляется положительное или отрицательное напряжение, которое увеличивает или уменьшает задержку, вносимую блоком 5. Тем самым обеспечивается подстройка фазы выходного напряжения к фазе импульсов с делителя частоты. Синхронный детектор 3 выполняет функции измерительного преобразователя неортогональности.

Стабилизация амплитуды выходного напряжения инвертора осуществляется аналогичным образом. Отличие заключается в том, что импульсы 25 на управ.-. ляющем входе синхронного детектора 15

1! сдвинуты по фазе на угол относи2 тельно импульсов 24 на управляющем входе синхронного детектора 3. Поэтому они совпадают по фазе с выходным напряжением 29 инвертора, следовательно, (1 = 0 и выходное напряжение синхронного детектора 15 равно среднему значению входного, Дифференциальный усилитель 16 выделяет ошибку между напряжением опорного источника 17 и выходным напряжением синхронного детектора 15, усиливает ее. Это напряжение используется для управления регулятором 18 напряжения.

Остальные органы управления каждой фазой многофазного инвертора работают аналогично, Для получения необходимого фазового сдвига между выходным напряжением инвертора входы логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ каждой фазы подключаются к соответствующим выходам делителя 1 частоты.

Таким образом„ устройство управления обеспечивает стабилизацию выходного напряжения н подстройку его фазы с высокой точностью к фазе импульсной последовательности с делителя частоты. Эта позволяет получить выходное напряжение инвертора с различной разностью фаз, задаваемой с выхода делителя частоты, выполненного по схеме кальцевого счетчика.

Применение синхронных детекторов определяет высокую точность и помехозащищенность схемы. Устройство управления может быть использовано для стабилизации выходного напряжения однофазных инверторов, при этом точность выходного напряжения может быть равна О,! и выше без учета стабильности источника опорного напряжения.

1 51 3593

Формула изобретения

Устройство управления многофазным инвертором на базе индивидуальных инверторов, содержаЩее общий делитель частоты, в каждой фазе тактовый триггер, выходами подключенный через элементы ИЛИ-НЕ к входам двухтактного усилителя, подключенного выходами к первичной обмотке со средней точкой выходного трансформатора, к вторичной обмотке которого подключен ре. зонансный фильтр, в первой фазе вход первого дифференциального усилителя подключен к выходу первого измерительного преобразователя неортогональ"ности, выход — к управляющему входу блока регулируемой задержки, выход которой подключен к тактовому вхоцу триггера, о т л и ч а ю щ е е с я тем, что, с целью повышения стабильности выходного напряжения фазового сдвига между отдельными инверторами и возможности его регулировки, делитель частоты выполнен по схеме коль- 25 цевого счетчика, состоящего из К триггеров, в каждую фазу, кроме первой, введены дифференциальный усилитель, блок регулируемой задержки и измерительный преобразователь неортогональности, соединенные аналогично первой фазе, во все фазы вве-. дены элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, второй измерительный преобразователь напряжения и второй дифференциальный

35 усилитель, источник опорного напряжения и регулятор напряжения, причем измерительные преобразователи неог-тогональности и напряжения выполнены по схеме синхронного детектора, в каждой фазе управляемый вход первого синхронного детектора соединен с первым входом элемента ИСКЛЮЧАIОЩЕЕ

ИЛИ и Г-входом тактового триггера., регулятор напряжения выходом соединен со средней точкой первичной обмотки выходного трансформатора, а входом — с выходом второго дифференциального усилителя, первый вход которого подключен к источнику апорного напряжения, второй вход — к выходу второго синхронного детЕктора, входом подключенного к выходу резонансного фильтра и входу первого синхронного детектора, управляющим входом — к второму входу элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, подключенному к

К прямому выходу (— — + 1) триггера

2 делителя частоты, первый вход элемента NCKJIIO×À10ÙEÅ ИЛИ подключен к прямому выходу первого триггера делителя частоты первой фазы, а у остальных фаз второй и первые входы элемента ИСКЛ10ЧАЮЩЕЕ ИЛИ присоединены к

cp K

npsri-ûì выходам — — — —, триггера и

Т(И вЂ” 1 1 (К-1) триггера делителя частоты соответственно, где К вЂ” четное число триггеров в делителе частоты, (( угол фазового сдвига И-го инвертора относительчо первого, 1! — порядковый номер инвертора. !

15!3593

Составитель Е.Калинкин

Техред Л.Олийнык Корректор Л.Бескид

Редактор Н.Бобкова

Заказ б096/55 Тираж 648 Подписное

ВНИИПИ, Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. ужгород, ул. Гагарина, 101