Устройство для сопряжения эвм с внешней памятью

Устройство для сопряжения эвм с внешней памятью

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для сопряжения ЭВМ с внешней памятью на магнитной ленте. Целью изобретения является увеличение номенклатуры подключаемой внешней памяти. Устройство содержит блок управления, блок дешифрации, блок шифрации, генератор импульсов, блок синхронизации, сдвиговый регистр, два регистра данных, регистр команд, два счетчика, четыре триггера, коммутатор. 3 з.п. ф-лы, 8 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) А1 (511 4 С 06 F 13/00 магд,„::, П4ТЕ!ьТ!.

Е1",:. .

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPGHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

flQ ИЗОБРЕТЕНИЯМ И (ЛНРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4321345/24-24 (22) 27, 10.87 (46) 15. 10.89. Бюл. У 38 (71) Московский институт электронной техники (72) В.В.Пысин, Ю.А.Михайлов, Ю.И.Разумов, А .R.Горячев, Е.В.Илюшкин,О.В.Алилуйко и Д.Д.Онопко (53) 68 1.325(088.8) (56) Авторское свидетельство СССР

В 1026138, кл. G 06 F 13/00, 1983.

Авторское свидетельство СССР

У 1084777, кл. С 06 F 13/00, 1984.

Изобретение относится к вычисли-. тельной технике и может быть использовано для сопряжения ЭВМ с внешней памятью на магнитной ленте.

Целью изобретения является увеличение номенклатуры подключаемой внешней памяти.

На фиг.1 представлена блок-схема устройства; на фиг.2 — структурная схема сдвигового регистра, на фиг.3— структурная схема блока управления; на фиг.4 — структурная схема блока шифрации; на фиг.5 — структурная схема блока синхронизации; на фиг.6структурная схема первого счетчика, на фиг,7 — структурная схема блока дешифрации на фиг.8 — временная диаграмма кодирования и декодирования информации, 2 (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭВМ

С ВНЕШНЕЙ ПАМЯТЬЮ (57) Изобретение относится к вычислительной технике и может быть использовано для сопряжения ЭВМ с внешней памятью на магнитной ленте. Целью изобретения является увеличение номенклатуры подключаемой внешней памяти. Устройство содержит блок управления,блок дешифрации, блок шифрации, генератор импульсов, блок синхронизации, сдвиговый регистр,два регистра данных, регистр команд, два счетчика, четыре триггера, коммутатор. 3 з.п. ф-лы, 8 ил.

Устройство содержит селектор 1 адреса, сдвиговый регистр 2, блок 3 управления, первый регистр 4 данных, блок 5 шифрации, генератор 6 импульсов, блок 7 синхронизации, первый счетчик 8, четвертый 9, второй 10 триггеры, блок 11 дешифрации, второй счетчик 12, второй регистр 13 данных, первый 14, третий 15 триггеры, комму-. татор 16, регистр 17 команд, выходы

18, группу выходов 20-26, входы 27— !

30, группу входов 31-34. ,Сдвиговый регистр 2 (фиг.2) содержит элемент ИЛИ 35, элемент НЕ 36 и регистр 37 °

Блок 3 управления (фиг,3) содержит элемент НЕ 38, триггер 39, элемент ИЛИ 40, элемент И 41, элементы

ИЛИ 42, 43, элемент НЕ 44.

3 151516

Блок 5 шифрации содержит (фиг.4) элемент HE 45, сдвиговый регистр 46, элементы И 47, 48, элемент ИЛИ 49.

Блок 7 синхронизации (фиг.5) содержит триггер 50, счетчик 51, элемент НЕ 52.

Первый счетчик 8 (фиг.6) содержит счетчик 53, элемент И-HE 54, одновибратор 55.

Ю 10

Блок 11 дешифрации содержит (фиг.7) триггеры 56, 57, элемент И-ИЛИ-HE 58, счетчик 59, триггеры 60, 61, элементы И-НЕ 62-64, сдвиговый регистр 65.

Блок 5 шифрации предназначен для 15 преобразования входных данных в код, поступающий для записи во внешнюю память.

Первый счетчик 8 считывает количество принятых битов информации. По 20 окончании счета восьми бит (байта) вырабатывает сигналы, обеспечивающие занесение информации из первого регистра данных в блок шифрации и обнуление счетчика в блоке. 25

Блок 11 дешифрации предназначен для преобразования информации с внешней памяти в исходный код и выдачи ее во второй регистр 13.данных.

Второй регистр ЯЗ данных служит я для приема данных в исходном ко., блока 11 дешифрации и выдачи их через коммутатор на шину данных °

Второй счетчик 12 считает поступающие с внешней памяти биты информации и после записи байта вырабатывает сигналы, управляющие выдачей данных из блока 11 дешифрации на второй регистр 13 данных и состоянием триггеров. 40

Коммутатор 16 обеспечивает коммутацию выдачи информации с внешней па— мяти и данных о состоянии внешней памяти на шину данных.

Регистр 17 команд служит для приема 45 командной информации с шины данных и выдачи команд управления на внешнюю памят ь.

Устройство работает следующим

50 образом.

Селектор 1 адреса (фиг. 1) выделя— ет соответствующие адресные комбинации на шине адреса, при этом на выходе еелектора образуется сигнал низ55 кого уровня. Этот сигнал логически умножается на элементе ИЛИ 35 (фиг.2) на сигнал запроса готовности устройства, который также поступает низким

4 уровнем на вход 27. Образовавшийся на выходе элемента ПЛИ 35 сигнал сдвигается на регистре 37 синхроимпульсами, поступающими на вход 28, Через четыре такта с первого выхода регистра 37 (внешний выход 18) в ЭВМ поступает сигна:: стробирования.

В режиме передачи информации из

ЭВМ во внешнюю память выполняется команда вывода, при этом сигнал на входе 9 (фиг. 3> имеет нулевое значение.

Предназначенные для записи данные с шины данных поступают на первый регистр 4 данных (фиг.1), а на регистр

17 команд поступает информация для управления работой внешней памятью.

В единичное состояние устанавливается триггер 15. Кодирование информации осуществляется блоком 5 шифрации, Временная диаграмма работы блока 5 шифрации приведена на фиг.8, Первый счетчик 8 (фиг.6) определяет количество записанных битов °

Па окончании записи байта адновибратар 55 абнуляет счетчик 53, а по сигналу на входе ;лемента HE 45 (фиг,4) информация из первого регистра 4 дан;их заносится в регистр 46 блока 5 ш тфр цчн. С выхода блока 5 шифрации код выдается на внешнюю память (выход 19) .

Режим работы внешней памяти определяется сигналами управления с группы выходов регистра 17 команд (выходь. 20-26), каторь е имеюi соответсвенна следующие значения: резервирование, подсоединение, движение вперед, движение назад, ускорение движения, перемотка и запись.

В режиме считывания информации из внешней памяти ЭВМ реализуют команду ввода, прп этом на входе 29 сигнал принимает единичное значение.

На кину данных с второго регистра

13 данных через коммутатор 16 выдает< я декодираванная информация, а также состояние триггеров 9 и 15, ныличие паузы (сигналы с блока 11 дешифрации) и слово состояния внешней памяти (вхад 31 — готовность, вход

32 — запись разрешена, вход 33 — кассета загружена, вход 34 — начало-конец ленты) .

,екадиравание информации осуществляется следующим образом.

Элементы 56 — 58 образуют детек-. тор фронтов, на котором в виде им1бб

5

1515 пульсов отрицательной полярности выделяются положительные и отрицательные фронты поступающей с внешней памяти кодовой последовательности.

Первым же из этих импульсов сбрасы5 вается триггер 60, обнуляется счетчик 59 (через элементы 63, 64) и заносится значение сигнала на входе

30 в регистр 65. Положительным фронтом.этого же имгульса на выходе триггера 6 1 устанавливается нулевое значение, а сигналом на другом выходе счетчика 59 — единичное состояние, что разрешает прохождение через эле- 15 менты 63, 64 следующего импульса.

Если на вход 30 поступит кодовая комбинация 00 или 11, то из трех импульсов, выделенных на детекторе (56, 57, 58), через элемент 63 не пройдет 20 средний импульс, так как на выходе триггера 61 будет нулевой сигнал.

Временная диаграмма работы блока 11 дешифрации представлена на фиг,8.

Второй счетчик 12 регистрирует число 25 считанных битов и после записи байта устанавливает триггер 9 в единичное состояние. Кроме того, считаннщй байт из регистра 65 переписывается во второй регистр 13 данных. 30

Триггер 10 будет установлен в нулевое состояние; сигналом с его выхода через элемент 62 второй счетчик

12 обнуляется. Если импульсы с элемента 58 перестали поступать> То на установочный вход счетчика 59 не придет очередной импульс. В этом случае триггер 60 устанавливается в нулевое состояние, которое поступает через коммутатор 16 на шину данных.

Формула из обр ет ения

1. Устройство для сопряжения ЭВМ с внешней памятью, содержащее блок 45 управления, генератор импульсов, два счетчика, два триггера, коммутатор, регистр команд, причем первая группа информационных входов коммутатора образует группу входов устройства для подключения к группе выходов состояния внешней памяти, группа информаци— онных выходов регистра команд образует группу выходов устройства для подKJIIo IeHHII K rpyII»Ie BxopoB режима работы внешней памяти, при этом первый выход первого счетчика соединен с информационным входрм первого триггера, о т личающееся тем,что,с целью увеличения номенклатуры подключаемой внешней памяти,в устройство введены селектор адреса, сдвиговый регистр, блок шифрации, блок дешифрации, два регистра данных, блок синхронизации, два триггера, причем информационный вход блока дешифрации и информационный выход блока шифрации являются входом и выходом устройства для подключения к информационным выходу и входу внешней памяти соответственно, группа информационных входов селектора адреса и первый вход логического условия блока управления образуют группу входов и вход устройства для подключения к группе адресных выходов и к адресному выходу ЭВМ, группы информационных входов первого регистра данных и регистра команд образуют группу входов устройства для подключения к группе информационных выходов ЭВМ, группа информационных выходов коммутатора образует ,группу выходов устройства для подключения к группе информационных входов

ЭВМ, второй вход логического условия блока управления, соединенный с разрешающим входом сднигового регистра, и третий вход логического условия блока управления являются входами устройства для подключения к первому и второму стробирующим выходам .

ЭВМ соответственно, синхровход и первьп» выход сдвигового регистра являются входом и выходом устройства для подключения к синхровходу-и к стробирующему входу ЭВМ соответственно,при этом выход селектора адреса соединен с информационным входом сдвигового регистра, второй и третий выходы которого соединены соотвстственно с синхровходом и с четвертым входом логического условия блока управления, первый выход которого соединен с входом записи регистра команд и с входом записи первого регистра данных, группа информационных выходов которого соединена с группой информационных входов блока шифрации, первый paspeшающий вход которого соединен с информационным выходом регистра команд, синхровыход генератора импульсов соединен с синхровходом блока синхронИ-. зации, первый синхровыход которого соединен с синхровходом второго триггера, .единичный выход которого соединен с разрешающим входом блока дешифрации, группа информационных выходов

1515166

1О

20 которого соединена с группой информационных входов второго регистра данных, группа информационных выходов которого соединена с второй группой информационных входов коммутатора, первый информационный вход кот эрого соединен с нулевым выходом третьего триггера, нулевой вход которого соединен с вторым выходом блока управления, третий выход которого соединен с угравляющим входом коммутатора, второй информационный вход которого соединен с нулевым выходом четвертого триггера, единичный вход которого соединен с четвертым выходом блока управления, синхровход первого триггера соединен с вторым синхровыходом блока синхронизации, со счетным входом первого счетчика и с первым синхровходом блока шифрации, второй синхровход которого соединен с вторым выходом первого счетчика, первый разрешающий вход которого соединен с нулевым выходом первого триггера, единичный выход которого соединен с синхровходом третьего триггера, тре.тий синхровыход блока синхронизации соединен с вторыми разрешающими входами первого счетчика и блока шифрации, третий и четвертый информа нь е входы коммутатора соединены с первым и вторым информационными выходами блока дешифрации соответственно, третий и четвертый информационные выходы которого соединены с устано»очным и счетным входами второго счетчи— ка соответственно, первый выход которого соединен с синхровходом второго регистра данных, второй вьгсод второго счетчика соединен с информационным входом вт ор or о тригг ер а и с с и пхр овходом четвертого триггера, информационный вход которого и информационный вход третьего триггера подключены к шинам нулевого и единичного потенциалов устройства соответственно.

2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок управления содержит триггер, три элемента

ИЛИ, элемент И, два элемента HE причем первый вход первого элемента ИЛИ соединен с первым входом второго эле— мента ИЛИ и является первым входом логического условия блока, первый вход третьего элемента ИЛИ и вход пер вого элемента НЕ являются вторым и третьим входами логического условия блока соответственно, второй вход

55 третьего элемента ИЛИ соединен с первым входом элемента И и является четвертым входом логического условия блока, синхровход триггера является тинхровходом блока, выход второго элемента НЕ является первым выходом блока, выход первого элемента ИЛИ соединен с входом второго элемента НЕ и является вторым выходом блока, выходы элемента И и второго элемента ИЛИ являются третьим и четвертым выходами блока соответственно, при этом в блоке управления выход первого эле-. мента НЕ соединен с информационным входом триггера, нулевой выход которого соединен с вторым входом элемента И и с третьим входом третьего элемента ИЛИ, выход которого соединен с вторыми входами первого v. второго элементов ИЛИ.

3. Устройство по п.1, о т л и ч а— ю щ е е с я тем, что блок дешифрации содержит сд»иГовый регистр, счетчик, четыре триггера, три элемента И-НЕ, элемент И-ИЛИ-НЕ, причем информационный вхоф сдвигового регистра соединен с ий ормационным входом первого триггера и является входом блока, синхровход первого триггера соединен с синхровходом второго триггера, со счетным входом счетчика и является синхровходом блока, нулевой. выход третьего триггера соединен с первыми входами первого, второго элементов

И-НЕ и является первым информационным выходом блока, единичный выход третьего триггера является вторым информационным выходом блока, выход первого элемента И-НЕ является третьим информационным выходом блока, выход второго элемента И-НЕ соединен с синхровходами сдвиговог0 регистра и с установочным входом счетчика является четвертым информационным входом блока, группа информационных выходов сдвигового регистра образует группу информационных выходов блока, второй вход первого элемента И-НЕ является разрушающим входом блока, при этом в блоке дешифрации второй вход второго элемента И-НЕ, соединен с выходом третьего элемента И-НЕ, первый вход которого соединен с нулевым выходом четвертого триггера, нулевой

»>:oä которого соединен с первым выходом счетчика, второй выход которого соединен с синхровходом третьего pHr гера, нулевой вход которого соеди1515166 гв

1011П73l ×lf 16

4ис 1

1 бей й. Ч,П

Фиг 5 нен с синхровходом четвертого, триггера, с вторым входом третьего элемента И-НЕ и с выходом элемента И—

ИЛИ-НЕ, первый вход которого соединен 5 с единичным выходом триггера, нулевой выход которого соединен с вторым входом элемента И-ИЛИ-НЕ, третий вход

KoTopoDo соединен с нулевым выходом первого триггера, единичный выход 1ð которого соединен с информационным входом второго триггера и с четвертым входом элемента И вЂ И-НЕ ° информационные входы третьего и четвертого триггеров подключены к шине единично- 1 го потенциала устройства.

4. Устройство по и.1, о т л и ч а— ю щ е е с я тем, что блок шифрации содержит сдвиговый регистр, два эле- gp мента И, элемент ИЛИ, элемент НЕ, причем группа информационных входов сдвигового регистра образует группу информационных входов блока, синхровход сдвигового регистра соединен с первым входом первого элемента И и является первым синхровходом блока, вход элемента НЕ является вторым синхровходом блока, первые входы элемента ИЛИ и второго элемента И являются первым и вторым разрешающими входами блока соответственно, выход элемента

ИЛИ является информационным выходом блока, при этом в блоке шифрации выход элемента НЕ соединен с управляющим входом и входом записи сдвигового регистра, выход которого соединен с вторыми входами первого, второго элементов И, выходы которых соединены с вторым и третьим входами элемента

ИЛИ соответственно.

15!51ЬЬ

Ото. Ч

Ombre.8

Отй 7

0m&. 7

Отй17

Фиг.Ф

Фиг. 5

0m бл

0N бл

1515166

Фиг. 7

8ех. Õ1

0 ) Ви 48

Be. ФВЩ

BIN, Sg

Вых О

Й/х б!

Die И йаИ Ьр.о

4Ьг Ю

Редактор M.ÖHòêèíà

Заказ 6277/46 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб °, д, 4/5

Производственно-издательский комбинат "Патент", г. ужгород, ул. Гагарина, 101 дал. SZ йгк И

Ае. 4б

éjõ. 47

Составитель С.Пестмал

Техред Л.Олийнык Корректор Т.Малец