Устройство для сопряжения управляющей и управляемых вычислительных машин

Устройство для сопряжения управляющей и управляемых вычислительных машин

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для построения высокопроизводительных многомашинных вычислительных систем. Целью изобретения является расширение функциональных возможностей устройства за счет исключения случаев блокировки низкоприоритетных управляемых вычислительных машин. Поставленная цель достигается путем введения М триггеров 7, арбитра 8, элемента ИЛИ 9, М элементов И 16, М счетчиков 17, М блоков сравнения 18 и шифратора 20, что позволяет осуществлять обслуживание запросов управляемых вычислительных машин в соответствии с их приоритетами, очередностью поступления запросов на обслуживание, длиной сформировавшейся очереди и временам ожидания обслуживания, т.е. реализовать гибкую систему распределения ресурсов. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„„Я0„„1517033 . А ) (51)4. G 06 F 13/32, G 06 F 15/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сп 3

«Р

СА. 1

@АР

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPbITHRM

ПРИ ГННТ СССР (21) 4404982/24-24 (22) 05.01.88 (46) 23.10.89. Бюл. ¹ 39 (71) Специальное конструкторско-технологическое бюро Физико-механического института им. Г.В.Карпенко (72) Б.N.Áoé÷óê, Ю.А,Кужелюк и С.Г.Шендерук (53) 681.325(088 ° 8) (56) Авторское свидетельство СССР № 533928, кл. G 06 F 15/16, 1976.

Авторское свидетельство СССР № 808194, кл. G 06 F )5/16, 1981. ю (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ

УПРАВЛЯЮЩЕЙ И УПРАВЛЯЕМЫХ ВЫЧИСЛИТЕЛЬНЫХ МАШИН (57) Изобретение относится к вычислительной технике и может быть использовано для построения высокопро2 иэводительных многомашинных вычислительных систем. Целью изобретения является расширение функциональных воэможностей устройства эа счет исключения случаев блокировки низкоприоритетных управляемых вычислительных машин. Поставленная цель достигается путем введения М триггеров 7, арбитра 8, элемента ИЛИ 9, М элементов И 16, М счетчиков 17, М блоков сравнения 18 и шифратора 20, что позволяет осуществлять обслуживание запросов управляемых вычислительных машин в соответствии с их приоритетами, очередностью поступления запросов на обслуживание, длиной сформировавшейся очереди и временем ожидания обслуживания, т.е. реализовать гибкую систему распределения ресурсов. 1 ил.

1517033

Изобретение относится к вычислительной технике и может быть использовано для построения высокопроизво5 дительных многомашинных вычислительных систем.

Целью изобретения является расширение функциональных возможностей устройства за счет исключения случаев блокировки низкоприоритетных управляемых вычислительных ма!пни.

На чертеже приведена структурная схема предлагаемого устройства.

Устройство содержит регистр 1 приращения, коммутатор 2, регистр 3 15 управления, дешифратор 4, М блоков 5 элементов И, M управляемых вычислительных машин 6, M триггеров 7, арбитр 8, элемент ИЛИ 9, М узлов 10 формирования сигналов состояния, сос- 2р

-оящих из регистра 11 приоритета, .риггера 12 запроса, регистра 13 состояния, первого блока 14 сравнения, группы 15 элементов И, элемента

И 16, реверсивного счетчика 17 и вто- 25 рого блока 18 сравнения, элемент

ИЛИ 19, шифратор 20, группу 21 элементов ИЛИ, группу 22 элементов И, вь>вход 23 настройки, выход 24 строба, информационный вход 25, адресный

«ыход 26, информационный выход 27, .->ход 28 запроса, выход 29 кода опрос.а, вход 30 состояния, вход 31 номера ЭВ!! и выход 32 разрешения управляющей вычислительной машины 33.

Устройство работает следующим образом.

В начале работы триггеры 7, триггеры 12 запроса, регистры 13 состояния и реверсивные счетчики 17 находят-40 ся в нулевом состоянии, что свидетельствует об отсутствии запросов на с>бмен информацией со стороны управляемых вычислительных машин 6. В регистрах 1! постоянно хранятся коды 45 номеров вычислительных машин 6, укас>«1«ающие на приоритетность машин 6 в системе, причем эти коды в процессе функционирования системы могут меняться управляющей вычислительной машиной 33 (цепи установки кодов и начальной установки не показаны).

Обмен информацией по инициативе вычислительной машины 33 осуществляется следующим образом.

Команда настройки заносится в регистр 1 приращений по выходу 23. Состояние регистра 1 определяет режим работы вычислительной машины 33 с оперативной, памятью вычислительной машины 6. Информация о состояния регистра 1 через коммутатор 2 в промежутки времени, определяемые подачей вычислительной машины 33 стробирующих сигналов с выхода 24, saписывается в регистр 3 управления, Сигнал выборки на соответствующем выходе дешифратора 4 разрешает прохождение данных через элементы И блока 5 и, тем самым, связь между вычислительной машиной 33 и требуемой вычислительной машиной 6. При этом код адреса обращения с выхода 26 вычислительной машины 33 поступает через элементы И блока 5 в регистр адреса оперативной памяти выбранной вычислительной машины 6. Одновременно элементы И блока 5 обеспечивают передачу синхронизирующих сигналов и управляющей информации с выхода 27 вычислительной машины 33 на вычислительную машину 6, а также поступление данных с выхода вычислительной машины 6 на вход 25 вычислительной машины ЗЗ.

При обмене. информацией по инициативе вычислительной машины 6 в целях устранения блокировки запросов с низкими приоритетами и устранения конфпиктных ситуаций устройство формирует очередь заявок и предоставляет информацию о ней управляющей вычислительной машине 33.

Поступающие от вычислительной машины 6 сигналы требований на обмен устанавливают соответствующие триггеры 7 в единичное состояние. Одновременно в регистры 13 состояния соответствующих узлов 10 заносятся коды операций обмена (решена очередная задача, требование ввода-вывода информации, сигналы от системы контроля вычислительной машины 6 и др ° ).

Триггеры 7 и арбитр 8 служат для устранения конфликтной ситуации при одновременном поступлении нескольких запросов от различных машин 6. Зафиксированные триггерами 7 запросы поступают на арбитр 8, который определяет наиболее приоритетный иэ них и устанавливает соответствующий триггер 12 в единичное состояние, Это вызывает сброс соответствующего триггера 7, разрешая тем самым арбитру 8 дальнейшее обслуживание менее приоритетных запросов. Кроме того, сигнал с выхода триггера 12 поступает через будет увеличиваться на единицу при поступлении каждого последующего запроса от других вычислительных машин

6. Аналогичным образом формируется содержимое всех остальных счетчиков

17, причем более раннему поступлению запроса соответствует большее значение содержимого соответствующего счетчика 17 °

Обслуживание запросов на обмен управляющей вычислительной машиной

33 производится следующим образом.

По сигналу с выхода элемента ИЛИ 19, свидетельствующему о наличии запросов от вычислительной машины 6, вычислительная машина 33 опрашивает регистры 13 состояния путем поочередной подачи по выходу 29 кодов опроса, равных номерам вычислительных машин 6, на выходы блоков 14 сравнения узлов 10. В случае совпаде25

5 151703 элемент ИЛИ 19 на вход 28 вычислительной машины 33, указывая тем самым на наличие запроса. Информация о количестве поступивших запросов определяется шифратором 20, а об очереднос5 ти их поступления регистрируется реверсивными счетчиками 17 узлов 10.

Информация об очередности поступления запросов от вычислительной машины 6 формируется на счетчиках 17 следующим образом. В исходном состоянии содержимое всех счетчиков равно нулю (в системе нет запросов на обмен от вычислительных машин 6). При 15 поступлении первого запроса соответствующий триггер 12 узла 10 устанавливается в единичное состояние, разрешая тем самым прохождение сигналов с выхода элемента ИЛИ 9 через эле- 20 мент И 16 на инкрементный вход реверсивного счетчика 17. Содержимое этого счетчика становится равным единице и

3 6 ной вычислительной машиной 6. С этой целью в регистр 1 записывается соответствующая команда настройки и по выходу 32 подается разрешающий сигнал на группу 22 элементов И, через которые код операции обмена с выходов группы 21 элементов ИЛИ записывается в регистр 3 управления. В дальнейшем обмен по инициативе вычислительной машины 6 осуществляется аналогично обмену, производимому по инициативе вычислительной машины 33.

При обслуживании запроса от вычислительной машины 6 коды с соответствующего реверсивного счетчика 17 через группы элементов И 15, ИЛИ 21 и И 22 подаются на все блоки 18 сравнения узлов 10 где сравниваются с содержимым собственного счетчика

17 каждого узла. Если содержимое счетчика 17 очередности поступления запроса от данной вычислительной машины 6 больше содержимого счетчика

17 обслуживаемой вычислительной машины 6, то соответствующий блок

18 сравнения вырабатывает сигнал, который уменьшает на единицу содержимое данного реверсивного счетчика

17. Таким образом, производится сжатие очереди при внеочередном обслуживании (при обслуживании запросов в порядке их поступления сжатие очереди не происходит, так как в системе нет счетчика 17 с большим значением кода, чем у счетчика 17 обслуживаемой вычислительной машины 6).

По окончании обслуживания вычислительной машины 33 устанавливаются в исходное (нулевое) состояние триггер 12 запроса, регистр 13 состояния и реверсивный счетчик 17 соответствующего узла 10 формирования сигналов состояния.

55 ния кода опроса и номера (приоритета) вычислительной машины 6 с регистра 11 коды операций обмена с регистра 13 состояния и очередности поступления запроса со счетчика

17 через группы элементов И 15 и

ИЛИ 21 поступают на вход 30 вычислительной машины 33. Управляющая вычислительная машина 33 анализирует всю совокупность информации: приоритетность вычислительной машины 6, очередность поступления запроса, длину очереди, После принятия решения об обслуживании запроса вычислительная машина 33 инициирует обмен с выбранФормула изобретения

Устройство для сопряжения управляющей и управляемых вычислительных машин, содержащее регистр приращений, коммутатор, регистр управления, дешифратор, M блоков элементов И по три группы в каждой, элемент ИЛИ, группу элементов ИЛИ, группу элементов И, М узлов формирования сигналов состояния, каждый иэ которых состоит из регистра состояния, триггера запроса, регистра приоритета, первого блока сравнения и группы

1517033 элементов И причем информационный вход регистра приращений является входом настройки устройства, информационный выход регистра приращений соединен с одноименным входом коммутатора, выход которого соединен с входом "Запись-чтение" регистра управления, подключенного своим выходом к входу дешифратора, i-й вы« ход которого, где i=1...M, соединен соответственно с первыми входами элементов И трех групп i-ro блока, вторые входы элементов И первой и второй групп каждого из И блоков яв- 15 ляются соответстве»ьно адресными и информационными входами устройства, выходы элементов И первой и второй групп каждого из М блоков являются соответственно адресными и информа- 20 ционными выходами устройства с перного по М-1, вторые входы элементов

И третьих групп каждого из Г1 блоков являются с первого па М-й информационными входами устройства, 25 выходы элементов И третьих групп каждого из M блоков подключены к информационному выходу устройства, управляющий вход коммутатора является входом Строб" устройства, инфарма- 30 ционньп» вход i-го (где i--1...M) регистра состояния узла формирования сигналов состояния является -м входом "Кад операции" уст11ойства, выход регистра состояния i-га узла формирования сигналов состояния подключен к первому входу элементов И

i-га узла формирования сигналов состояния, вторые входы которых подключены к выходу первого блока сравне- 40 ния -га узла формирования сигналов состояния, первый вход которого соединен с выходом регистра приоритета i-ro узла формирования сигналов состояния, выход триггера запроса 45

i-го узла формирования сигналов состояния соединен с i входом элемента

ИЛИ, выход которого является выходом

"Запрос" устройства, выходы элементов

И группы i-го узла формирования сиг50 налав состояния соединены с i-м входами элементов ИЛИ группы, вторые входы первых блоков сравнения всех узлов формирования сигналов состояния являются входами "Код номера управляемой вычислительной машины" устройства, выходы элементов ИЛИ группы соединены с вторыми входами эпементов И группы и являются выходом состояния устройства, вход разрешения устройства является первым входом элементов И группы, выходы которых подключены к информационным входам регистра управления, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей системы за счет исключения случаев блокировки низкоприоритетных управляемых вычислительных машин, в него введены М триггеров, арбитр, второй элемент ИЛИ, шифратор, а в каждый иэ М узлов формирования сигналов состояния — элемент И, реверсивный счетчик и второй блок сравнения, причем i-й вход заграса устройства является входом установки i-га триггера, выход которого подключен к

i-му входу арбитра, i-й выход которого соединен с i-м входом второго элемента ИЛИ и с входом установки триггера запроса i-го узла формирования сигналов состояния, выход второго элемента ИЛИ соединен с вторыми вхадами элементов И каждого из М узлов формирования сигналов состояния, выход триггера запроса i-га узла формирования сигналов состояния подключен к входу сброса триггера, первому входу элемента И i-га узла формирования сигналов состояния »» i-му входу шифратора, выход элемента И i-ro узла формирования сигналов состояния соединен с инкрементным входам реверсивного счетчика i-га узла формирования сигнала состояния, выход которого подключен к первому входу второго блока сравнения i-га узла формирования сигналов состояния н к вторым входам элементов И группы i-ro узла формирования сигналов состояния, выход второго блока сравнения i-го узла формирования сигналов состояния соединен с декрементным входом реверсивного счетчика i-ro узла формирования сигналов состояния, второй вход второго блока сравнения i-га узла формирования сигналов состояния соединен с вь»ходам соответствующего элемента И группы, выход шифратора является выходом номера управляемой вычислительной машины устройства,